エンハンスメント・モードGaNオン・シリコンの パワーFET (eGaN[®] FET) を使う



Johan Strydom, David Reusch, Steve Colino, Alana Nakata

Efficient Power Conversion (EPC) 社の超高速エンハンスメント・モード 窒化ガリウム (GaN) パワー・トラン ジスタは、シリコン・ベースのパワー MOSFETの領域をはるかに超えた特性 の向上を実現します。パワー・コンバー タの標準的な回路構成では、特性向上 の大きな恩恵と、現在のMOSFETの設 計では得られない特性の飛躍が期待 できます。すなわち、コンバータ設計の 簡単さを維持した上で、コンバータの 効率を向上できます。

eGaN FETの使い方は、現在のパワー MOSFETと非常に類似しています。た だし、特性が非常に優れているので、 特定のデバイスを効率的かつ信頼性高 く利用するために、設計とテストの更な る考察が必要です。

パワー・マネージメント(電源管理)・デバイス において、可能な限り簡単に、パワーMOSFETか ら新しい世代のデバイスへ移行する努力の一環 として、この論文では、エンハンスメント・モード GaNデバイスの一般的な動作、ゲート駆動技術、 回路レイアウトの考察、熱管理技術、およびテス トの考慮事項について説明します。 eGaN FETと GaNオン・シリコン 技術の概論

構造

デバイスの費用対効果を 高めるためには、いくつか の製造工程のプロセスに 対応する既存の生産イン フラを活用することから 始まります。減価償却さ れた低分解能のCMOSフ ァウンドリが、eGaN FET の 製 造 に 使 わ れ ま

す。EPCのプロセスは、基板からデバイス構造を 絶縁するために窒化アルミニウム (AIN) の薄い 層を成長させたシリコン・ウエハーから始まりま す。この表面上に、高抵抗の窒化ガリウム層を成 長させます。この層は、GaNトランジスタを構築 するための基盤になります。 窒化アルミニウム・ ガリウム (AlGaN) が利用されます。 この層は、物 理的な歪みを生じ、GaNは圧電材料なので、この 歪みがインタフェースに電子を引き付けます。こ の電子の集中は、2次元電子ガス(2DEG)と呼ば れています。さらに、ゲートの下に空乏領域を形 成し、金属層が3端子、すなわち、ゲート、ドレイ ン、ソースを接続するために追加されます。この 構造の断面が図1です。この構造は、パワー・デ バイスを形成するために何度も繰り返されます。 最終的な結果は、基本的に単純で洗練され、コ スト効率の高いパワー・スイッチ向けのソリュー ションになります。このデバイスは、以下のセク





図2:オン抵抗と耐圧の関係

ションで説明されるいくつかの例外を除いて、シ リコンMOSFETと同じように振る舞います。

高耐圧デバイスを作るためには、ドレインとゲ ートとの間の距離を長くします。2DEGの抵抗 率が非常に小さいので、ブロッキング電圧特 性を増加させることによる抵抗への影響は、シ リコンと比べてはるかに小さくなります。図2 は、GaN、SiC、Siの各デバイスのオン抵抗とブロ ッキング電圧との間の理論的なトレードオフを 示しています。シリコンMOSFETの開発は、30年 が経って、その理論的限界に近づいてきていま す。シリコンの進歩は、小さな向上を得るために 大きな開発コストがかかるところまで鈍化してき ています。GaNは、そのライフ・サイクルの中でま だ若く、EPCの最初の第4世代eGaN FETで分か るように、この技術の進歩は非常に急激に起こっ ています。

動作

EPCのeGaNFETは、シリコン・パワーMOSFETと 同様に振る舞います。ソースを基準としてゲート に加えた正のバイアスは、ドレインとソースとの 間の双方向チャネルを完成するために、電子を 集めるための電界を発生させます。バイアスが ゲートから除去されると、その下の電子は、GaN の中に拡散され、空乏領域を再形成し、再び、 電圧を阻止する能力が与えられます。図3と図4 は、それぞれ、EPC2001の伝達特性と、R_{DS(on)}対 V_{GS}の関係を示しています。伝達特性は、V_{GS}の変 化による電流特性を示します。R_{DS(on)}が同等の eGaNFETは、相互コンダクタンス (di_d/dv_{es}) が





図3: EPC2001の伝達特性曲線

図4:EPC2001の電流を変えたときのR_{DS(on)}とV_{GS}の関係

はるかに大きいことを除いて、MOSFETと非常に よく似ています。R_{DS(on)}対V_{GS}の曲線は、V_{GS}=4V 以上で平坦になることは当然です。

ドレイン-ソース間の最大定格電圧

ドレイン-ソース間の耐圧 (BV_{DSS}) は、EPCのGaN トランジスタのデータシートに規定されていま す。

誘導性負荷をスイッチングするときには、特別な 注意を払わなければなりません。この種の負荷 は、誘導性の「キックバック」によって、ドレイン 電圧が最大定格を超える可能性があります。この 現象によって、ドレイン電圧がブレークダウンを 超えて大きくなり、コイルからのエネルギーがデバ イス内で消費されることになります。

EPCのGaNトランジスタは、アバランシェ・モード 動作に対して定格化されていませんが、BVpssより も20%大きなオーバーシュートが5ms以下の長さ で1万サイクル繰り返したときの定格があります。 もし、デバイスが、より高い電圧、より多くの繰り 返しに曝されるなら、Vpsの上昇を安全なレベル に制限するために、適切なアクティブまたはパッ シブのクランプ/スナバ回路を使わなければなり ません。回路の寄生インダクタンスを制限し、シス テム内の浮遊誘導エネルギーの存在を制限する ために、適切なレイアウト技術が駆使されなけれ ばなりません。

ゲート駆動

eGaN FETは、スイッチング速度が非常に高速なの で、シリコンの同等品とは異なります。この結果、 ゲート駆動、レイアウト、熱管理のための異なる要 求があり、これらはすべて相互に作用します。

ゲート駆動の最大定格を超えないこと

図4から分かるように、デバイスのチャネルの完全 なエンハンスメントは、ゲート-ソース間の絶対最 大電圧が6Vなので、ゲートとソースとの間に4V以 上を印加することによって得られます。等価ゲート 回路は、パワーMOSFETと同様に、小さなゲート 抵抗と小さなゲート容量で構成されます(図5)。 ハーフブリッジ構成で使う場合、ゲートが過電圧 または低電圧にならないように注意しなければな りません。

Q_G

ゲートール

ソース

のゲート等価回路

dv/dt耐性

オフ状態のデバイスのドレインに加わる高い正 の電圧スルーレート (dv/dt) は、ハード・スイッ チングとソフト・スイッチングの両方のアプリケ ーションで発生する可能性があり、図6に示すよ うに、デバイス容量の急速充電によって特徴付け られます。dv/dt現象の間に、ドレイン-ソース間 容量(C_{DS})が充電されます。同時に、直列のゲ ート-ドレイン間容量(CGD)とゲート-ソース間容量 (C_{GS}) も充電されます。 もし対処されていないな らば、C_{GD}の充電電流が貫通し、V_{th}を超えてC_{GS}を 充電し、デバイスをオンさせます。この現象は、し ばしば、ミラー・ターンオンと呼ばれ、MOSFETユ ーザーの間では、よく知られており、これは非常に 散逸的な可能性があります。

パワー・デバイスのdv/dtの感度を決めるために、 ミラー電荷比 (Q_{GD}/Q_{GS1}) は、ドレイン-ソース間 電圧の関数として評価しなければなりません。ミ ラー比が1以下なら、理論的なdv/dt耐性が保証さ



図6:オフ状態のデバイスへのdv/dtの効果と、ミラーによって誘発された貫通 (シュートスルー)を防ぐことが必要

れます[1]。 図7から、EPCの最新世代のeGaNFET におけるミラー比が大幅に低減されていることが 分かります。 少なくとも1/2に低減されており、こ の結果、製品の線のすべてにおいて、それぞれの 定格電圧の半分の電圧で1を下回っています。 図 7で、三角形の点のプロットは、現在のシリコン MOSFETのミラー比で、一般的には、はるかに大 きな値です。

di/dt耐性

図8に示すように、オフ状態のデバイスを介して上 昇する電流は、共通ソース・インダクタンス (CSI) にかかるステップ電圧を誘起します。この正のステ ップ電圧は、C_{GS}の両端にかかる逆電圧を誘起し ます。上昇する電流の場合、ゲート電圧を負の値 にし、オフ状態のゲート・ループのLCR共振タンク の不十分な減衰によって、ゲートにかかるこの初 期の負のステップ電圧が正のリンギングを引き起 し、図9に示すように、意図しないオンや貫通を引 き起こします。

上記のdv/dt耐性のときに説明したように、いくら かのアンダーシュートの方が好ましいかもしれま せんが、ゲートのターン・オフ・ループを十分に減 衰することによって、di/dtがオンするというこの種 の現象を回避することができます。しかし、ゲート のプルダウン抵抗を大きくすることによってゲー トのターン・オフのパワー・ループの減衰を増やす と、dv/dt耐性に負の影響を与えるでしょう。した がって、ぎりぎりのミラー電荷比を備えたデバイス に対してゲート抵抗だけを調整することは、di/dt および/またはdv/dtのターン・オンを回避するた めには十分でないかもしれません。

より良い解決策は、パッケージの改善とデバイス のレイアウトによってCSIの大きさを制限すること です。これは、可能な限りGaNデバイスの近くに配 置したパワー・ループとゲートとを分離し、GaNデ バイス内部のソース・インダクタンスを最小化する ことで実現でき、これは、両方のループに共通にな るでしょう。

回路特性へのインダクタンスの影響に関する詳細 な議論は、ホワイト・ペーパー (Impact of Parasitics on Performance)を参照してください。



図7:それぞれの定格電圧の半分のドレイン-ソース間電圧に対する第2、 第4世代のeGaN FETと、最先端のシリコンMOSFETのミラー比



図8: 共通ソース・インダクタンス (CSI) によるオフ状態デバイスへの正の di/dt の影響



図9:アンダーダンプのゲート・ターン・オフのパワー・ループによって誘起されたdi/dtがオフ状態のデバ イスをターン・オン(貫通)

以下は、EPCのGaNトランジスタに適したゲート・ ドライバに必要な重要な特性です。 eGaN FETを 機能させるコントローラに対してだけでなく、その ドライバにも以下が必要になります。

- ・グラウンド・バウンス耐性:ゲート・ドライバの 設計は、ドライバのグラウンドとコントローラの グラウンドが著しく異なる可能性があることを 想定し、入力論理ピンは、雑音によって誘発さ れる論理状態の変化に対する耐性を備えてい なければなりません。
- ・ハイサイド・ドライバの大きなdv/dt耐性:フロ ーティングのハイサイド・デバイスに制御論理 信号を伝送するために使われるロジック・アイ ソレータまたはレベル・シフターは、論理状態 が変わることがないように、dv/dtが大きい立ち 上がり時間と降下時間に対する耐性が必要で す。より高い電圧では、より大きなdv/dt耐性が 必要ですが、100V以下、50V/nsの耐性で十分 なはずです。
- ・低インダクタンスの表面実装パッケージと最 適化されたピン配置:ゲート駆動回路と高速 GaNデバイスは、最小化された配線インピーダ ンスで近くに配置する必要があります。これに は、GaNトランジスタを補足するピン配置とパ ッケージの選択が必要です。QFN/DFNパッケ ージまたはWLCSPパッケージを推奨します。相 補型のピン配置とは、VBS/HG/VSWが隣同士 で、VCC/LG/PGNDが隣同士になっていること です。

- ・ゲートのパワー・ループのインダクタンスの最小 化:ゲート・ドライバは、V_{DD}電源のコンデンサと 実際のゲート・ドライバのパワー・デバイス(電 流の吸い込みと吐き出しのデバイス)との間の インダクタンスを最小化するように設計しなけ ればなりません。これは、ゲート・ドライバの立 ち上がり時間を最小化し、ドライバのdi/dtを最 大化するでしょう。入力容量が50pF程度と小さ い第3世代のデバイスを駆動するには、立ち上が り時間/降下時間が500ps程度よりも小さいド ライバが最も適しています。
- ・ゲート駆動能力:汎用GaNドライバの速度は、 駆動されるデバイスのサイズと速度に合わせる 必要があります。この柔軟性を備えるには、外 付け抵抗を追加できるオプションを備えた低抵 抗のゲート・ドライバが必要です。1Ωから3Ωの 範囲内のプルアップ/プルダウン抵抗を駆動で きるゲート駆動能力が推奨されます。
- ・プルアップ/プルダウン抵抗を駆動するためのゲートは、1Ωから3Ωの範囲内を駆動しなければなりません。もし、その抵抗が、大きければ、遅すぎるでしょう(または低電力用途に限定されるでしょう)。それが非常に小さいなら、リンギングの問題を引き起こす可能性があります。特に、高インダクタンスのワイヤー・ボンド・パッケージと組み合わせて使う場合は、その可能性が高くなります。
- ・ゲート駆動の電源電圧の安定化:ローサイド・ド ライバ、および、特にハイサイド・ドライバの両

方に対して、トランジスタのゲートへの過電圧 状態を回避するために、ゲート駆動の電源電圧 を安定化する必要があります。ゲート駆動の仕 様は、最大で5 V±0.5V、推奨は5V±0.25 Vで す。

- ・デッドタイム:デッドタイムの最小化は、「ボディ・ダイオード」の順方向電圧の損失を制限します。20 ns以下のデッドタイムを推奨します。eGaN FETのデッドタイム管理の詳細については、ホワイト・ペーパー「Dead-Time Optimization for Maximum Efficiency」を参照してください。
- ・高周波動作:eGaN FETは、10 MHz以上のスイッ チング能力があります。高周波動作向けに最適 化されたゲート・ドライバには、最小オン時間が 小さいこと、ハイサイド電源とグラウンドとの間 の内部容量が小さいこと、外付けショットキー・ ダイオードを利用するなどで逆回復を小さくし たブートストラップ電源の利用などが必要です。 ドライバの高周波動作に影響する事項の詳細に ついては、Hard Switching Converters at High Frequencyを参照してください。

詳しくは、eGaN[•] FET Drivers and Layout Considerationsをご覧ください。

エンハンスメント・モードGaNと互換性のあるIC の現在のリストについては、www.epc-co.com/ epc/jp/製品/eGaNドライバとコントローラ.aspx を参照してください。



図10:同期整流型バック・コンバータの寄生 インダクタンス

レイアウトの考察

これらのデバイスを利用したプリント回路基板 を設計するとき、EPCのGaNトランジスタは、高 速スイッチング能力と高い電流供給能力がある ので、特別な配慮をしなければなりません。これ を説明するために、バック・コンバータの例を見 てみましょう。

実際のバック・コンバータでは、図10に示されて いるような2つの主な寄生インダクタンスがあ り、これがコンバータの特性に大きな影響を与 えます。

1. 共通ソース・インダクタンスL_sは、ドレインか らソースへのパワー電流経路と、ゲート・ドライ バのループによって生じるインダクタンスです。

2. 高周波パワー・ループ・インダクタンスL_{LOOP} は、パワーの転流ループで、入力容量の正の端 子から、上側のデバイス、同期整流器、グラウン ド・ループ、入力容量を通る寄生インダクタンス で構成されます。 共通ソース・インダクタンスL_Sは、デバイスの駆動速度に直接影響するので、特性には重要であることが示されています [2]_[4]。共通ソース・インダクタンスは主に、パッケージごとに異なるパッケージ・インダクタンスが支配的です[5]、[6]。eGaNFETでは、図11aのように、LGAパッケージ(図11b)の共通ソース・インダクタンスが小さいので、損失を低減できます。

高周波ループ・インダクタンスL_{LOOP}は、スイッチ ングの転流時間と、デバイスのドレイン・ソース間 のスパイク電圧のピーク値に影響します。高周波 ループ・インダクタンスは、プリント回路基板のレ イアウトとパッケージのインダクタンスが支配的 です。eGaNFETのLGAのようにパッケージの寄 生成分が小さいことを利用する用途では、プリント回路基板のレイアウトが高周波ループ・インダクタンスで支配的になります [7]~[10]。

eGaNFETによって提供されるパッケージ関連インダクタンスの大幅な削減によって、共通ソース・インダクタンスが最小化され、もはや寄生の損失の主な原因ではなくなります。プリント回路基板のレイアウトが損失の大きな要因になった高周波ループ・インダクタンスでは、eGaNFETを使うレイアウトが高周波特性に対して重要になります。



図11: (a) 電力損失に影響する寄生インダクタンス (V_{IN} = 12V, V_{OUT} = 1.2V, I_{OUT} = 20A, f_{SW} = 1 MHz) 上側のスイッチ: **EPC2015**、同期整流器: **EPC2015**、(b) eGaN FETのLGAパッケージ

エンハンスメント・モードGaNオン・シリコンのパワーFETを使う

低減された寄生成分に対する eGaN FETの最適レイアウト

eGaN FETの高速スイッチング能力を活用す るために、このデバイスは、内部のインダクタ ンスが小さいだけでなく、ユーザーの回路基 板を超低インダクタンスで設計することを可 能にするランド・グリッド・アレイ (LGA) パッケ ージで開発されました。ループ・サイズの縮 小、磁界自己キャンセル、基板の厚さに独立 な一定のインダクタンス、片面基板設計、多 層構造に対して高効率といった利点を提供す るために、eGaNFET向けの最適なレイアウト が提案されています。この設計は、パワー・ル ープの戻り経路として、図12bに示される内 部の第1層を利用します。この戻り経路は、図 12aのように表面の層のパワー・ループの直 下に位置し、磁界自己キャンセルと組み合わ せて、物理的に最も小さなループ・サイズを可 能にします。側面図(図12c)は、多層のプリン ト回路基板において、低プロファイルの自己 キャンセル・ループを構成するときの概念を示 します。

改善されたレイアウトでは、上側のeGaN FET のドレイン接続の隣に位置した正の入力電圧 端子において、上側のデバイスの近くに入力 コンデンサを配置します。eGaN FETは、横方 向および縦方向のパワー・ループの場合と同 じ位置に配置されます。2つのeGaN FETの間 には、同期整流用eGaN FETのLGAフィンガに 一致するように並べられ、インタリーブされた スイッチング・ノードとグラウンド・ビアが配置 されます。インタリーブされたスイッチング・ノ ードとグラウンド・ビアは、同期整流器の底部 側に複製されます。これらのインタリーブされ たビアには、3つの利点があります。

(1)2つのeGaN FETの間に配置されたビアの列によって、高周波ループ・インダクタンスの経路の長さが短くなるので、寄生インダクタンスの低減につながります。

(2) 同期整流用eGaN FETの下に配置したビアの列は、同期整流用eGaN FETのフリーホイール期間中に抵抗を低減するための追加のビアとなり、導通損失を低減します。

(3) 逆方向に電流を流すと共にインタリーブ したビアの列は、渦効果と近接効果の低減を 可能にし、交流の導通損失を低減します。

熱の考察

大電力密度のパワー・デバイスは、熱の発生 を小さくすることによって電気的により効率的 にするだけでなく、優れた熱伝導特性にしな ければなりません。パッケージの熱効率は、パ ッケージ面積で正規化した2つのパラメータ R_{*JC}とR_{eJB}を比較することによって決めること ができます。R_{*JC}は、接合部からパッケージへ の熱抵抗で、側壁を含めて、シリコン基板の上 のeGaN FETのアクティブ領域からの熱抵抗 です。R_{*JB}は接合部からプリント回路基板への 熱抵抗で、eGaN FETのアクティブ領域から回 路基板への熱抵抗です。この経路の熱は、は んだバーを介して回路基板上の銅トレースに



図12:eGaN FET向けに提案された最適パワー・ループの表面の図 (a)、 内部の第1層の図 (b)、側面図 (c)

伝わらなければなりません。表1に、いくつか の一般的な表面実装用MOSFETパッケージ と、2つの一般的なeGaNFETの熱に関連した 特性をまとめました。

図13は、表1の各パッケージに対する接合部 から回路基板への熱抵抗R_{eJB}のプロットで す。赤色の四角い点はMOSFETパッケージ、 青色の丸い点はeGaNFETを表しています。 選んだパッケージの大部分は、この熱抵抗成 分の特性が、技術ではなく、主にパッケージ・ サイズによって決まっていることを示す単一 のトレンド線に乗っています。対照的に、図14 に、接合部からパッケージへの熱抵抗R_{eJC}の プロットを示します。CanPAKと両面放熱可能 なSO8パッケージは、パッケージ表面からの 放熱において、BladeパッケージやeGaNFET よりもはるかに効率的ではありません。た だし、同じ面積に規格化すると、eGaN FET は、Bladeよりも30%以上低くなっています [11]。これによって、eGaN FETは、両面放熱に 対して最も熱効率が高いパッケージであり、 高い電力密度の設計に最適なデバイスであ ることが分かります。

デバイス・パッケージ	R _{θJC} (°C/W)	R _{θJB} ([°] C/W)	面積 (mm²)
Blade [11]	1	1.6	10.2
CanPAK S [12]	2.9	1	18.2
CanPAK M [13]	1.4	1	30.9
S308 [14]	-	1.8	10.9
S308 デュアル・クール [15]	3.5	2.7	10.9
スーパー SO8 [16]	20	0.9	30.0
スーパー SO8 デュアル・クー ル [17]	1.2	1.1	30.0
EPC2001 eGaN FET [18]	1.0	2.0	6.7
EPC2021 eGaN FET [19]	0.5	1.4	13.9

表1:パッケージ面積、および熱抵抗成分 R_{θJC} と R_{θJB}の比較



図13:表1に記載されている各パッケージ形状のR_{0JB}(接合部から回路基 板への熱抵抗)。eGaN FETは青色の丸い点、シリコンMOSFETは赤色の四 角の点で示しました。

図15に示すように、EPCのGaNトランジスタ の更なる利点は、両方の熱の経路に対する 熱抵抗を改善できることです。まず第1に、プ リント回路基板から周囲への熱抵抗は、サー マル・ビアを追加することによって低減できま す。サーマル・ビアを使って、内部と外部の銅 の層を接続し、熱を横方向に拡散できます。 第2に、熱伝導材料 (TIM)の抵抗は、2つの方 法で低減することができます。

1) デバイスとヒートシンクのインタフェース の厚さを薄くする: クラックが生じないよう に、ヒートシンクに加えられた任意の実装の 力がデバイスに伝わらないようにするため に、通常、ヒートシンクとデバイスの間に、TIM と一緒にスペーサを配置する必要がありま す。このスペーサは、ヒートシンクとGaNデバ イスの間の最小距離を決めます。

2) (パッケージの)表面だけでなく、デバイス のすべての側面に熱伝導材料を配置する:デ バイス周囲の側壁の表面積は表面よりも広 くなっています。これを図16に示しました。

更なる改良は、両面のヒートシンクや強制空 冷の利用、および、DBC (セラミック基板上に 銅回路版を共晶反応で接合)またはIMS (絶 縁金属基板)などエキゾチックなプリント回 路基板材料の利用によって可能になります [20]。



図14:表1に記載されている各パッケージ形状の R_{θJC} (接合部からパッケー ジへの熱抵抗)。eGaN FETは青色の丸い点、シリコンMOSFETは赤色の四角 の点で示しました。



図15:表面のヒートシンクとプリント回路基板を介して熱を拡散するサーマル・ビアを示した両面放熱可能な回路基板に実装されたLGA封止のGaNトランジスタの熱の流れ



チップ周囲の側面の面積が表面積を拡大

型番	チップ面積 (mm²)	周囲の側面 面積 (mm²)
EPC2001 EPC2015	6.70	7.86
EPC2007 EPC2014	1.85	3.82
EPC2010	5.80	7.10
EPC2012	1.57	3.60

図16:LGA封止のGaNトランジスタのチップの表面の面積と周囲の側面面積

回路動作のシミュレーションにデバ イス・モデルを使う

エンハンスメント・モードのデバイスは、シリコ ンMOSFETと同じように動作するように作られて いますが、GaNトランジスタの物理が大きく異な るように、それらは、従来の物理に基づくMOS-FETモデルで直ちにモデル化することはできませ ん。EPCのエンハンスメント・モードGaNトランジ スタ向けに開発されたモデル[21]は、許容できる シミュレーションと収束特性を備えたコンパクト なSPICEモデルを実現するために、物理に基づく 関数と現象論の関数との混成です。温度の影響 も、導電性としきい値パラメータに含まれていま す。エンハンスメント・モードGaNトランジスタの ための基本的な等価回路を図17に示します。主 な構成要素は、電圧制御型電流源I_D、コンデンサ C_{GD}、C_{GS}、C_{DS}、終端抵抗 R_S、R_D、R_Gです。

デバイス・モデルと回路の考察のデモンストレーションとして、簡単な回路を構成し、モデルによって予測されたデバイスの特性と比較するテストを行いました (図18)。

この回路は、被試験デバイスから電圧源を絶縁す るために使われた10kΩの抵抗を介して13µFのコ ンデンサを充電する電圧源で構成されます。GaN トランジスタは、5Vのパルスで駆動され、コンデ ンサは、0.8Ωの抵抗と、0.1Ωの浮遊抵抗があるデ バイスを介して放電されます。デモ回路のシミュ レーション結果を実測値と比較すると、合理的な 相関を示します。完璧ではありませんが、オーバー シュートやリンギングが定性的に再現されていま す。図19は、測定した回路とシミュレーションした 回路に対するゲート電圧およびドレイン電圧対時 間の重ね書きです。

EPCによって開発されたデバイス・モデルは、回路 の動作条件の下で、デバイスの基本的な応答を正 確に再現します。EPCのデバイス・モデルは、EPC のウエブサイト (http://www.epc-co.com/epc/ jp/設計サポート/デバイス・モデル.aspx) からダ ウンロードできます。

カーブ・トレーサと自動テストの考察

EPCのエンハンスメント・モードGaNトランジス タは、一般的には、nチャネル・パワーMOSFETの ように振る舞います。nチャネル・パワーMOSFET に使われる一般的なカーブ・トレーサ、パラメトリ ック・アナライザ、ディスクリート・デバイスの自 動パラメトリック・テスターは、GaNトランジスタ の特性評価に適用できるでしょう。米テクトロニ クス社の576カーブ・トレーサ、米ケースレー社の 238パラメトリック・アナライザ、またはテセック の881-TT/Aディスクリート・デバイス・テスト・シ ステムを使って直流パラメータを測定するための 一般的なガイドラインをいくつか以下にまとめま した。











図19:デモ回路のシミュレーション結果と実測との比較

注意:GaNトランジスタは静電気に敏感 です。GaNトランジスタは、容量が非常 に小さく、許容されるゲート電圧の最大 値が小さくなっています。リスト・ストラッ プ、接地マット、および、他のESD予防策 は、デバイスの最大定格を超えないよう にしなければなりません。

V_{TH}の測定

しきい電圧V_{TH}は、データシートに規定され たドレイン電流が流れるゲート-ソース間電圧 (V_{DS}=V_{GS})です。このテストは 一般的に、ド レインとゲートを短絡して実施されます。

V_{TH}カーブ・トレーサ試験の注意:

V_{TH}測定中に、ゲートに直列ゲート抵抗 (Rg)がない場合、図20に示すような典 型的なS字曲線になるようなゲートでの 発振を観測することがあります。この発 振電圧が、入力電圧の何倍にもなること があり、これによって、デバイスが損傷し たり、破壊したりすることがあります。

I_{GSS}の測定

I_{GSS} は、ドレインをソースと短絡したときの ゲート-ソース間の漏れ電流です。

その電圧がデバイスのゲートの最大定格で あるとして、ゲートで、正の方向に6V、負の 方向に4Vを超えないようにしてください。

正確にI_{GSS}を測定するためには、ドレインと ソース間の短絡時の抵抗が非常に低いこと が重要です。テスト中のレンジ変更は、ゲー トを破壊するおそれがあるスパイク電圧に つながる可能性があるので、テセックの881-TT/Aのような自動テスト装置では、I_{GSS} テス ト中にオートレンジ機能を使わない方が良 いでしょう。

R_{DS(on)} 測定

 $R_{DS(on)}$ は、 V_{GS} = 5Vのときのドレインから ソースへの抵抗です。 $R_{DS(on)}$ は温度に対す る感度が高いので、テスト中に接合部の発 熱を最小限にすることが重要です。したがっ て、ドレイン・パルス試験が $R_{DS(on)}$ の測定に 使われます。 $R_{DS(on)}$ の正確な測定には、ドレ インとソースの両方にケルビン検出を使う必 要があります。検出点の位置は、 $R_{DS(on)}$ の 読みに強く影響します。テスト中のレンジ変 更は、ゲートを破壊するおそれがあるスパイ ク電圧につながる可能性があるので、テセ ックの881-TT/Aのような自動テスト装置で は、 $R_{DS(on)}$ テスト中はオートレンジ機能を使 わない方が良いでしょう。

🗕 Rg あり 4.5E-03 Rgなし 4.0E-03 € 3.5E-03 ドレイン・ソース 3.0E-03 2.5E-03 2.0E-03 観浜 () 1.5E-03 1.0E-03 5.0E-04 0.0E+00 0 0.2 0.4 0.6 0.8 1.2 バイアス(ドレイン/ゲートとソースの間)(V)

図20:100 VのeGaN FETで、ゲート抵抗がある/なしのときのV_{TH}曲線の比較

R_{DS(01)} を測定するために裸のチップ上に針 を使うことは推奨できません。プローブ針/ はんだバンプ・コンタクトでの電流密度が高 すぎると、デバイスを損傷するおそれがあり ます。

I_{DSS} / BV_{DSS} 測定

5.0E-03

 BV_{DSS} は、 V_{GS} = 0Vでのデバイスの定格電 圧です。 I_{DSS} は、 V_{GS} =0Vにおいて、デバイス の定格電圧以下で指定されたドレイン-ソー ス間電圧におけるドレイン電流です。

EPCのGaNデバイスの真の降伏電圧は、一 般に、デバイスのドレイン-ソース間電圧の最 大定格よりも十分大きくなっています。V_{DSS} の最大定格を超えてしまうので、BV_{DSS} テ ストは、デバイス上で行うべきではありま せん。もし最大定格を超えると、デバイスの R_{DS(m)}が劣化するかもしれません。ソースに 対してゲートがフローティングになり、誤っ てデバイスがオンすることを避けるために、 ゲートとソースの短絡も非常に重要です。こ れが発生すると、デバイスは、I_{DSS} テスト中 に破損するかもしれません。

I_{GSS} やR_{DS(on)}の測定と同様に、テスト中のレ ンジ変更は、ゲートを破壊するおそれがある スパイク電圧につながる可能性があるので、 テセックの881-TT/Aのような自動テスト装 置では、I_{DSS} テスト中はオートレンジ機能を 使わない方が良いでしょう。固定のドレイン 電流でのドレイン・ソース間電圧の測定は、デ バイスのV_{DS} の最大定格を超える可能性が あるため、「BV_{DSS} 機能」の使用も避けるべ きです。

I_{DSS}測定中にテストの設定電圧を超えるス パイクが発生しないことを、最初に確認する 必要があります。電圧オーバーシュートの回 避のために、制御された電圧ランプを使うこ とを勧めます。

1.4

ソースに対してゲートがフローティングにな り、誤ってデバイスがオンすることを避ける ために、ゲートとソースの短絡も非常に重要 です。これが発生すると、デバイスは、I_{DSS} テスト中に破損するおそれがあります。これ は、ゲートを0Vに設定するだけでは十分で はありません。すなわち、ゲートからソースへ の短絡時の抵抗を十分に低くしなければな りません。

最後の注意

デバイスをいかに簡単に使うかは、ユーザー のスキル、開発中の回路の難易度、ユーザー の経験の範囲内のデバイスと比べて、このデ バイスがどのように異なるか、ユーザーが利 用するデバイスに役立つ利用可能なツール があるか、に依存します。

エンハンスメント・モードGaNトランジス タの新しい世代は、その振る舞いが既存の パワーMOSFETと非常に類似しています が、はるかに高速です。ユーザーは、過去 の設計経験を有効に活用でき、新たなレベ ルの特性の製品を実現することができま す。eGaNFETの比較的高い周波数応答によ って、ステップ関数は従来のいかなるシリコ ン・デバイスをも上回って改善され、回路を レイアウトするときの追加された考察も有 効です。

一方で、これらのデバイスの能力を、前任者 であるシリコンよりも簡単に発揮させるいく つかの特性があります。例えば、しきい電圧 が広い範囲にわたって実質的に温度と独立 であることや、オン抵抗の温度係数がシリコ ンよりも著しく低いことです。 表2は、シリコン・パワーMOSFETと、GaNトラン ジスタの**EPC2001C**の基本特性の比較をまとめ たものです。

新しいタイプのデバイスの適用をいかに簡単にす るかにおいて、ユーザー・フレンドリなツールも大 きな違いを生み出します。EPCは、ユーザーがダ ウンロード可能なデバイス・モデルの完全なセッ トを開発しています。これらのモデルは、エンジ ニアの生産性の改善と、製品を市場に出すまでに かかる時間の短縮を可能にする合理的で信頼性 の高い回路特性の予測を提供します。

アプリケーション・ノートとデザイン・チップス は、長年にわたるエンジニアの経験を集めて 成文化したものです。EPCのGaNのライブラリ (http://www.epc-co.com/epc/jp/ganライ ブラリ.aspx)には、アプリケーション・ノート、ホ ワイト・ペーパー、学術雑誌の豊富なコレクショ ンがあります。さらに、書籍「GaN Transistors for Efficient Power Conversion [22] の第2版 は、GaN技術とその応用を明確にしたテキストで す。

パワーMOSFETは死んでいませんが、性能とコストの大幅な改善への道は終わりに近づいています。GaNは、性能とコストの両方で、その大きな利点のために今後10年間をかけて主要な技術になる位置につけています。すなわち、学習曲線を一気に滑り落ちるように、利点の差を広げることが約束されています。

参考文献

[1] Wu, T. "Cdv/dt Induced Turn-On In Synchronous Buck Regulators", white paper, International Rectifier Corporation

[2] A. Elbanhawy, "Effects of parasitic inductances on switching performance," in Proc. PCIM Eur., May 2003, pp. 251–255.

[3] G. Nobauer, D. Ahlers, J. Sevillano-Ruiz, "A method to determine parasitic inductances in buck converter topologies," in Proc. PCIM Eur., May 2004, pp. 37–41.

[4] B. Yang, J. Zhang, "Effect and utilization of common source inductance in synchronous rectification," in Proc. IEEE APEC'05, Mar. 2005, vol. 3, pp. 1407–1411.

[5] M. Pavier, A. Woodworth, A. Sawle, R. Monteiro, C. Blake, and J. Chiu, "Understanding the effect of power MOSFET package parasitic on VRM circuit efficiency at frequencies above 1 MHz," in Proc. PCIM Eur., May 2003, pp. 279–284.

[6] D. Reusch, D. Gilham, Y. Su and F.C. Lee, "Gallium nitride based multi-megahertz high density 3D point of load module," APEC 2012. pp.38-45. Feb. 2012.

	標準的な100 Vのパワー MOSFET	エンハンスメント・モード GaN のEPC2001C
ゲート-ソース間の最大電圧	$\pm 20 V$	+6V/-5V
最高動作温度	150°C	150°C
アバランシェ・エネルギー	対応	定格化していない
ゲートしきい電圧	2~4V	0.8~2.5V
ゲート-ソース間の漏れ電流	数nA	数 μA
ゲート抵抗	数Ω	0.3 Ω
スイッチング電荷	大きい	非常に小さい
ダイオードの逆回復電荷	大きい	ゼロ
R _{DS(on)} の比 125°C / 25°C	2.2	1.65
V _{TH} の比 125°C / 25°C	0.66	0.95

表2:100Vのシリコン・パワーMOSFETと100VのeGaN FET との比較の概要

[7] T. Hashimoto, T. Kawashima, T. Uno, Y. Satou, N. Matsuura, "System in package with mounted capacitor for reduced parasitic inductance in voltage regulators," Applied Power Electronics Conference and Exposition, 2008. APEC 2008. Twenty-Third Annual IEEE, pp.187-191, 24-28 Feb. 2008.

[8] Y. Kawaguchi, T. Kawano, H. Takei, S. Ono, A. Nakagawa, "Multi Chip Module with Minimum Parasitic Inductance for New Generation Voltage Regulator," Power Semiconductor Devices and ICs, 2005.

[9] A. Ball, M. Lim, D. Gilham, F.C Lee, "System design of a 3D integrated non-isolated Point Of Load converter," Applied Power Electronics Conference and Exposition, 2008. Twenty-Third Annual IEEE, pp.181-186, 24-28 Feb. 2008.

[10] D. Reusch, F.C. Lee, Y. Su, D. Gilham, "Optimization of a High Density Gallium Nitride Based Non-Isolated Point of Load Module," Energy Conversion Congress and Exposition (ECCE), IEEE, Sept. 2012.

[11] Infineon Blade BSN012N03LS datasheet, www. infineon.com

[12] Infineon CanPAK S-size BSF134N10NJ3 G datasheet, www.infineon.com

[13] Infineon CanPAK M-size BSB012N03LX3 G datasheet, www.infineon.com

[14] Infineon S3O8 BSZ075N08NS5 datasheet, www.infineon.com

[15] Texas Instruments S308 Dual Cool SON 3.3x3.3mm CSD16323Q3C datasheet, www.Tl.com

[16] Super SO8 BSC010N04LS datasheet, www.infineon.com

[17] Texas Instruments Super SO8 Dual Cool SON 5x6mm CSD16321Q5C datasheet, www.Tl.com

[18] Efficient Power Conversion EPC2001 datasheet, http://epc-co.com/epc/Products/eGaNFETs/ EPC2001.aspx_

[19] Efficient Power Conversion EPC2021 datasheet, http://epc-co.com/epc/Products/eGaNFETs/ EPC2021.aspx

[20] D. Reusch, "High Frequency, High Power Density Integrated Point of Load and Bus Converters," Ph.D. dissertation, Virginia Tech, http://scholar. lib.vt.edu/theses/available/etd-04162012-151740/ 2012.

[21] R. Beach, A.Babakhani, R. Strittmatter, "Circuit simulation using EPC device models," epc-co. com/epc/documents/product-training/Circuit_Simulations_Using_Device_Models. pdf

[22] A. Lidow, J. Strydom, M. de Rooij, D. Reusch "GaN Transistors for Efficient Power Conversion," Second Edition, Wiley, ISBN 978-1-118-84476-2.