

David Reusch、Ph.D.、アプリケーション部門ディレクタ、Efficient Power Conversion Corporation

eGaN[®] FETなどのエンハンスメント・モード窒化ガリウムに基づいたパワー・デバイスは、シリコンMOSFETで可能な特性よりも高 い効率と高いスイッチング周波数を実現可能なことが、これまでに公開された論文のさまざまなアプリケーションで実証されています [1]~[4]。eGaN FETによるスイッチングの性能指数FOM (figure of merit)の改善によって、パッケージの寄生成分とプリント回路基 板のレイアウトの寄生成分が、高性能化にとって重要になります。このホワイト・ペーパーでは、スイッチング周波数1 MHz、入力電圧 12 V、出力電圧1.2 V、最高出力電流20 Aで動作するeGaN FETベースおよびMOSFETベースのPOL (負荷点) バック (降圧型)・コンバー タの特性に対する寄生インダクタンスの影響について検討します。

低電圧バック・コンバータにおけるeGaN FETとMOSFETの比較

従来のハード・スイッチング遷移では、そのスイッチング損失は、2つのデバイス・パラメータの影響を受けます。1つは、電圧の上昇速度と下降速度を決める ミラー電荷として知られるゲート-ドレイン間電荷Q_{GD}で、もう1つのゲート-ソース間電荷Q_{GS2}は、デバイスのしきい値電圧からゲートのプラトー電圧までのゲ ート-ソース間電荷の一部であり、電流の上昇と下降の速度を決めます。図1aに示すターンオフ期間は、ゲート駆動電圧の低下から始まります。ゲート電圧が プラトー電圧に達すると、デバイスに加わる電圧が上昇し始め、ゲート電流I_Gによって駆動されます。電圧の上昇期間中、デバイスはデバイス内の電流と電圧 の両方によって、スイッチング損失が発生します。電圧の上昇期間では、損失を決定するデバイス・パラメータはQ_{GD}です。デバイスの電圧が入力電圧に達する と、デバイスの電流が低下し始め、デバイスのスイッチング損失が増加します。電流の下降期間では、損失を決定するデバイス・パラメータはQ_{GS2}です。オフ時 のスイッチング遷移中の電力損失は、次式で与えられます:

$$P_{SW(OFF)} = \frac{V_{IN} \cdot I_{OFF} \cdot (Q_{GD} + Q_{GS2})}{2 \cdot I_C}$$
(1)

オン時のスイッチング損失については、図1bに示すように、同じ原理が適用されます。パラメータQ_{GD}とQ_{GS2}を最小化すると、ハード・スイッチングの用途で発 生するスイッチング損失が減少します。オン時の損失は以下で与えられます:



$$P_{SW(ON)} = \frac{V_{IN} \cdot I_{ON} \cdot (Q_{GD} + Q_{GS2})}{2 \cdot I_G}$$
(2)

1

ホワイト・ペーパー: WP009

寄生成分の特性への影響

性能指数(FOM)は、競合するパワー・デバイスの性能を比較するために広く 採用されています[5]。同期整流バック(降圧型)・コンバータなどのハード・ス イッチング用途のFOMは、動的損失パラメータQ_{GD} + Q_{GS2}と、静的損失であ るオン抵抗R_{DS(on)}の積として定義されます。耐圧40 VのeGaN FETと、現在市 場にある40 VのMOSFETとを比較すると、図2に示すように、eGaN FETは大 幅に小さいFOMが得られます。例えば、12 V入力のバック・コンバータなど、 より小さい入力電圧を必要とする設計では、より低い耐圧のMOSFETを利用 できます。25 VのSi MOSFETのFOMは、より高い定格の40 VのeGaN FETと同 等です。

FOMの比較から、eGaN FETは、同等の定格の40 VのMOSFETデバイスより も高い効率と、定格が40%低い25 VのMOSFETと同様の効率が得られるは ずです。実際のアプリケーションにおいて、FOMは、より高い効率の実現に寄 与する項目の1つにすぎません。このほか、チップ・サイズの最適化 [6]、パッケ ージの寄生成分、および、プリント回路基板のレイアウトの寄生成分がありま す。低FOMから実現可能な高速スイッチング速度を得るには、パッケージと プリント回路基板レイアウトの寄生成分が小さくなければなりません。eGaN FETは、内部インダクタンスが小さいだけでなく、ユーザーが基板を超低イン ダクタンスで設計できる先進的なランド・グリッド・アレイ (LGA)・パッケージ で開発されました。この分析では、パッケージとプリント回路基板レイアウト の寄生成分がコンバータ特性に与える影響を説明し、eGaN FETデバイスと MOSFETデバイスの回路内特性を比較します。

40 Vおよび25 VのMOSFETのさまざまな組み合わせに対する40 VのeGaN FETの特性を評価するために、eGaN FETとMOSFETを同様の電力ループ設 計にしてテストしました。この設計のプリント回路基板のレイアウトが図3で、 図3aでは高周波ループを赤色で強調して表示しています。この従来のプリン ト回路基板レイアウトでは、入力コンデンサとデバイスをプリント回路基板 の反対側に配置し、コンデンサをデバイスの真下に配置して物理的なルー プ・サイズを最小化し、プリント回路基板の寄生インダクタンスを低減してい ます。バック・コンバータの出力コイルに接続されているスイッチング・ノード 接続向けに、デバイス間にすき間をもうけました。



図2:40 Vのデバイスの性能指数FOMの比較(V_{DS} = 12 V、I_{DS} = 20 A)



図3: 従来の垂直電力ループのプリント回路基板レイアウト
 (a) 側面、(b) MOSFETの表面、(c) eGaN FETの表面

図3bと3cは、eGaN FETのプロトタイプとMOSFETのプロトタイプです。同じような部品のレイアウト、同一の基板構成にして、この比較がデバイスによっての み影響を受けるようにしました。eGaN FETの面積4.1 × 1.6 mmのLGAパッケージと比べるために、MOSFETデバイスには、最小のパッケージである3 × 3 mm のTSDSON-8を選択しました。eGaN FETのドライバには、eGaN FETの駆動要件を満たすように設計されたLM5113を使い、MOSFETにはMOSFET用ドライバ ISL2111を使いました。

デバイスの比較では、オン抵抗が同じMOSFETを同期整流器用に選び、2つの異なる基準を上側スイッチの比較に使いました。MOSFETの上側スイッチを 選択する最初の基準は、より高いスイッチング周波数で最小のスイッチング損失を実現するために、動的損失パラメータQ_{GD} + Q_{GS2}を最小化することでし た。MOSFETの上側スイッチ選択の第2の基準は、40 VのeGaN FETと同じオン抵抗を選び、同様の導通損失を実現することでした。選択したデバイスとその 特性を表1にまとめました。

	上側スイッチ	$(Q_{GD} + Q_{GS2})(nC)$	R _{DS(on)} (mΩ)	性能指数 (pC · Ω)	同期整流器	R _{DS(on)} (mΩ)
40 V eGaN FET	EPC2015	2.4+	3.2	7.6	EPC2015	3.2
40 V MOSFET のペア1	BSZ097N04LSG	3.3+	8.2	27	BSZ040N04LSG	3.4*
40 V MOSFET のペア2	BSZ040N04LSG	9.0+	3.4	30.5	BSZ040N04LSG	3.4*
25 V MOSFET のペア1	BSZ060NE2LS	1.6+	5.1	8.3	BSZ036NE2LS	3.0*
25 V MOSFET のペア2	BSZ036NE2LS	2.7+	3.0	8.1	BSZ036NE2LS	3.0*

表1:40 VのeGaN FET、40 VのMOSFET、25 VのMOSFETのデバイス・パラ メータ。+:12 VでのQ_{GD}、20 AでのQ_{G22}。*:8 Vで駆動したMOSFET。

ホワイト・ペーパー: WP009

寄生成分の特性への影響

40 VのeGaN FET、40 VのMOSFET、25 VのMOSFETの効率の比較が図4で す。1 MHzのスイッチング周波数で、eGaN FETは、すべてのベンチマーク MOSFETよりも高い効率を実現しました。40 VのeGaN FETは、最高の25 V のMOSFETのペアをほぼ1%、最高の40 VのMOSFETのペアをほぼ3%上 回ることができます。同様のFOMで、より最適化されたチップ・サイズを選 んだMOSFETに対するeGaN FETの特性の改善を説明するには、パッケー ジの寄生成分とプリント回路基板レイアウトの寄生成分の影響を考慮し なければなりません。eGaN FETの場合、スイッチング電荷が小さいeGaN FETであるEPC2014を上側スイッチに使うことによって、より高い周波数で スイッチング損失を低減できます。

コンバータの寄生成分の影響

前のセクションにおいて、40 VのeGaN FETと、より定格が小さい25 Vの MOSFETのペア2との間の効率の差が1%以上であることから分かるよう に、同じスイッチング電荷とオン抵抗を備えたデバイスは、回路内で振る 舞いが異なることが示されました。同様の特性を備えたMOSFETと比べ て、eGaN FETの特性が向上した理由は、eGaN FETのパッケージが優れて いることです。このセクションでは、コンバータの特性に対する寄生成分の 影響について説明します。

実際のバック・コンバータには、図5に示すように、2つの主要な寄生インダ クタンスがあり、これがコンバータの特性に大きな影響を及ぼします。

- 1. 共通ソース・インダクタンスLsは、ドレインからソースへの電力電流経路と ゲート・ドライバ・ループで共有されるインダクタンスです。
- 高周波電力ループのインダクタンスLLOOPは、電力転流ループであり、入 力容量の正端子から、上側デバイス、同期整流器、接地ループ、および入 カコンデンサを通る寄生インダクタンスで構成されます。







図5:寄生インダクタンスを示した同期バック・コンバータ

共通ソース・インダクタンスL_sは、デバイスの駆動速度に直接影響するため、性能にとって重要であることが示されています[7]~[9]。共通ソース・インダクタンスは、 主にデバイスのパッケージ・インダクタンスに左右され、パッケージごとに異なります[10],[11]。eGaN FETの場合、図6aに示すように、LGAパッケージ(図6b)は共 通ソース・インダクタンスが小さいので、損失が低減されます。



図6: (a) 電力損失に対する寄生インダクタンスの影響 (V_{IN} = 12 V、V_{OUT} = 1.2 V、I_{OUT} = 20 A、f_{SW} = 1 MHz、上側スイッチ: EPC2015、 同期整流器: EPC2015) 、(b) eGaN FETのLGAパッケージ

ホワイト・ペーパー: WP009

寄生成分の特性への影響

高周波ループ・インダクタンスL_{LOOP}は、スイッチング転流時間とデバイスの ドレイン-ソース間電圧スパイクのピークに影響を与えます。高周波ループ・ インダクタンスは、プリント回路基板のレイアウトとパッケージのインダク タンスによって決まります。パッケージの寄生成分が小さい、例えばeGaN FETを利用するアプリケーションでは、プリント回路基板のレイアウトが高 周波ループ・インダクタンスで支配的になります [12]~[15]。

eGaN FETベースのバック・コンバータの電力損失に対する寄生インダクタ ンスの影響の計算結果が図6aです[16]。共通ソースと高周波ループ・イン ダクタンスを考慮すると、損失が増加することが分かります。寄生インダク タンスが特性に与える影響が分かったので、eGaN FETでは、パッケージの 寄生成分の低減を最優先しました。より高い耐圧の横型構造のデバイスで あるeGaN FETの場合、すべての接続がチップの同じ側になります。これに よって、このチップをプリント回路基板に直接実装することができ、内部経 路と外部はんだバンプへの寄生成分の全体を最小限に抑えられます。寄生 成分をさらに減らすために、図6bに示すように、ドレインとソースの接続の 配置をインタリーブしたLGAパッケージを使って、チップからプリント回路 基板への複数の並列接続を実現します。この結果、デバイス・パッケージの インダクタンスは数100 pH程度になります [5],[11]。

プリント回路基板のレイアウトが特性に与える影響

eGaN FETによって提供されるパッケージ関連インダクタンスの大幅な低減 によって、共通ソース・インダクタンスは最小化されるので、もはや寄生損失 の主な原因ではなくなります。プリント回路基板のレイアウトによって左右さ れる高周波ループ・インダクタンスが損失の主な原因となり、eGaN FETを使 ったレイアウトが高周波特性にとって重要になります。

eGaN FETとMOSFETの両方に対する異なるプリント回路基板レイアウトの 特性を比べるために、図3のプリント回路基板レイアウトに基づいて2つの異 なる構成の基板を検討しました。レイアウト比較のために、基板全体の厚さ 62ミル(1ミルは0.0254 mm)と31ミルで、各層に2オンスの銅を使った4層プ リント回路基板でテストしました。従来の垂直電力ループ設計では、電力ル ープがプリント回路基板の最上層と最下層に含まれているため、ループ・イ ンダクタンスは基板の厚さに大きく依存します。基板の厚さが厚くなると、高 周波ループ・インダクタンスも増加するため、損失が大きくなり、結果として 効率が低下します。

図7bは、eGaN FETベースおよびMOSFETベースのプリント回路基板設計の 高周波ループ・インダクタンスのシミュレーション結果です。eGaNFETは、 サイズが小さく、パッケージの寄生成分が小さいため、MOSFETの設計と 比べて、ループ・インダクタンスが約半分になります。eGaN FETの場合、プ リント回路基板のレイアウトがループ・インダクタンスに対して支配的なの で、基板の厚さを31ミルから62ミルへと厚くするとインダクタンスが80% 増加します。高周波ループ・インダクタンスが大きくなった結果、62ミルの 基板設計はすべて、効率が少なくとも1%低下します。

性能指数FOMは、最高性能のデバイスを決定する上で重要な指標です が、パッケージとレイアウトの寄生成分も損失の主な原因です。この論文 では、同様の従来のプリント回路基板レイアウトを使って、eGaN FETと MOSFETを比較しました。FOMが小さく、パッケージの寄生成分が小さく、 プリント回路基板の寄生成分を低減する小さなフットプリントを備えた eGaN FETは、定格電圧がはるかに小さいMOSFETを上回りました。FOM とパッケージが改善されると、プリント回路基板レイアウトが高効率化に とって重要になります。次のホワイト・ペーパーでは、eGaN FETで実現可 能な特性をさらに改善するために、プリント回路基板レイアウトの最適化 の方法を検討します。







図8: 基板の異なる厚さ (31ミルと62ミル) による効率の比較 (V_{IN} = 12 V、 $V_{OUT} = 1.2$ V、 $f_{SW} = 1$ MHz、 $L_{BUCK} = 300$ nH、eGaN FET:上側スイッ チ: EPC2015、同期整流器: EPC2015、40 VのMOSFET: 上側スイッ チ:BSZ097N04LSG、同期整流器:BSZ040N04LSG、 25 VのMOSFET:上側スイッチ:BSZ036NE2LS、 同期整流器:BSZ036NE2LS)

寄生成分の特性への影響

参考文献:

- [1] J. Strydom, "The eGaN® FET-Silicon Power Shoot-Out Vol. 7: Buck Converters", Power Electronics Technology, Vol.38, No.2, February, 2012.
- [2] J. Strydom, "The eGaN® FET-Silicon Power Shoot-Out Vol. 8: Envelope Tracking", Power Electronics Technology, Vol.38, No.5, May, 2012.
- [3] M. de Rooij and J. Strydom, "eGaN" FET Silicon Shoot-out Vol. 9: Wireless Power Converters", Power Electronics Technology, Vol. 38, No. 7, July 2012.
- [4] D. Reusch and J. Strydom, "The eGaN® FET-Silicon Power Shoot-Out Vol. 10: High Frequency Resonant Converters", Power Electronics Technology, Vol.38, No.9, September, 2012.
- [5] J. Strydom, "The eGaN* FET-Silicon Power Shoot-Out Vol. 1: Comparing Figure of Merit (FOM)", Power Electronics Technology, Vol.36, No.9, September, 2010.
- [6] J. Strydom, "The eGaN® FET-Silicon Power Shoot-Out Vol. 11: Optimizing FET On-Resistance", Power Electronics Technology, Vol.38, No.10, October, 2012.
- [7] A. Elbanhawy, "Effects of parasitic inductances on switching performance," in Proc. PCIM Eur., May 2003, pp. 251–255.
- [8] G. Nobauer, D. Ahlers, J. Sevillano-Ruiz, "A method to determine parasitic inductances in buck converter topologies," in Proc. PCIM Eur., May 2004, pp. 37–41.
- [9] B. Yang, J. Zhang, "Effect and utilization of common source inductance in synchronous rectification," in Proc. IEEE APEC'05, Mar. 2005, vol. 3, pp. 1407–1411.
 [10] M. Pavier, A. Woodworth, A. Sawle, R. Monteiro, C. Blake, and J. Chiu, "Understanding the effect of power MOSFET package parasitic on VRM circuit efficiency at frequencies above 1 MHz," in Proc. PCIM
- Eur., May 2003, pp. 279–284. [11] D. Reusch, D. Gilham, Y. Su and F.C. Lee, "Gallium nitride based multi-megahertz high density 3D point of load module," APEC 2012. pp.38-45. Feb. 2012.
- [12] T. Hashimoto, T. Kawashima, T. Uno, Y. Satou, N. Matsuura, "System in package with mounted capacitor for reduced parasitic inductance in voltage regulators," Applied Power Electronics Conference and Exposition, 2008. APEC 2008. Twenty-Third Annual IEEE, pp.187-191, 24-28 Feb. 2008.
- [13] Y. Kawaguchi, T. Kawano, H. Takei, S. Ono, A. Nakagawa, "Multi Chip Module with Minimum Parasitic Inductance for New Generation Voltage Regulator," Power Semiconductor Devices and ICs, 2005.
- [14] A. Ball, M. Lim, D. Gilham, F.C Lee, "System design of a 3D integrated non-isolated Point Of Load converter," Applied Power Electronics Conference and Exposition, 2008. Twenty-Third Annual IEEE, pp.181-186, 24-28 Feb. 2008.
- [15] D. Reusch, F.C. Lee, Y. Su, D. Gilham, "Optimization of a High Density Gallium Nitride Based Non-Isolated Point of Load Module," Energy Conversion Congress and Exposition (ECCE), IEEE, Sept. 2012. [16] D. Reusch, "High Frequency, High Power Density Integrated Point of Load and Bus Converters," PhD Dissertation, Virginia Tech, 2012.