回路の中のeGaN® デバイス

In general it is not possible to put devices in series because they will not share the voltage during dynamic transients. EPC has a great selection of 200 V FETs that can be found here.

The substrate pin must always be connected to the source pin on the PCB regardless of the voltage potential of the source pin sits at.

Example:  half bridge high side FET.  The substrate pin would be connected to the switch node same as the source pin.

The best way to think about it is to forget it is a substrate pin and treat it like it is a source pin and connect accordingly.

The HS and LS input pins of the EPC2152 are referenced to ground and they do not have to be isolated from the logic ground.

The optimum dead time is obtained with an adaptive algorithm that reduces (or increases) the dead time so that the switching happens always at the point where the voltage has already changed.For more information on optimizing deadtime please view the webinar Understanding the Impact of Dead-time, QRR, and COSS

EPC works with many semiconductor partners that provide complementing drivers and controllers for EPC GaN solutions. A list of current solutions can be found on the eGaN Drivers and Controllers page. Also, please view the webinar Gate Drivers for GaN FETs

Yes, a push-pull through a 1:1 gate drive transformer with CT primary and secondary is possible:  Primary - Two EPC21601 driving a CT primary with the CT connected to 12V,  Secondary - Use the CT and one of the outside winding to create a 6V push pull gate drive.  It will double the drive current.  Maybe have a Zener diode clamp to protect the gate on the -6 negative swing. You can think of the EPC21601 as a low side gate driver + medium power GaN FET with an Open drain output.

Assuming you need high speed gate driving, one good choice is from TI. The LMG1210 is TI's 200 V GaN gate driver that can take up to 300 V transients. The LMG1210 works up to 50 MHz under some conditions, so it should be fine at 6.78 MHz.  It has programmable dead time, which is nice, or the dead time can be controlled externally. Another option to consider is the 650 V GaN gate driver, NCP51820, from ON Semi. The ecosystem of GaN friendly controllers and drivers can be found on the eGaN Drivers and Controllers page. Also, please view the webinar Gate Drivers for GaN FETs

More details on voltages, currents or power requirements are needed to optimize the performance. For instance, if the design is operating at 10% load, efficiency is typically low. One note on the coil design: it looks like you are attributing low efficiency to the amplifier but in WiPo systems the coil is an integral and critical component. Coil inductance, tuning schematic, coupling factor, rectifier, load range need to be comprehended. The board can operate in 50°C as long as none of the components exceed rated max. temperatures during operation; use an IR camera to verify operating temperatures.

The answer is yes I see a problem.  Specifically with VBoot.   However, Vdd and Vin can be tied together and use a common 12V supply. The rules: Vin = Main Input supply.  Connect to the drain of the high side switch.  Voltage is independent Vdd when Vdd = 12V.  We do not recommend you apply Vin before Vdd for any sustained period of time; both going up at the same time is fine. Vdd = 12V supply for driver itself.  All operating bias current is consumed from this pin.  It is recommended that Vdd powers up at the same time or before Vin.   Newer generations of EPC GaN solutions eliminates the potential issue between Vin and Vdd; VBoot is generated by the driver.  Do not attempt to supply your own power source.  There is active regulation of VBoot internally addressing specific operating conditions during switching to protect the high side gate drive voltage.

Yes all parts have spice and thermal models which can be found on the Device Models page.

The choice of measurement method depends on your thermal design.  If you have the top of the FET exposed, then yes, a thermal camera is a good idea.  Use non-reflective black paint on top of the FET.  Yes, you are correct, need to be careful of reflections. A paint to use:  Testors flat black enamel, 1149.  You can also use a paint pen, Testor 2549.  The pen is convenient, but the 1149 paint has been well characterized. You can also use Scotch Brand 88 black electrical tape, which has a reported emissivity of 0.95 to 0.96. An EPC apps engineer said of Testor 1149 paint: “I usually apply it with a toothpick, and it takes a bit to dry.” If you wish to use a thermal probe, then you can glue it to the side or top of the FET.  The junction (the section that generates the heat) is the bottom of the FET, the side that is very close to the board.  So, perhaps a probe on the lower part of the side would give a good result.  It sounds like you don’t have a heat sink on top, so there may not be a big thermal change between the junction and the top of the FET. 

If you download the Altium footprint library they include the step files. Download Altium footprint library

The operating frequency of our demo boards are based on our control system. Our devices work over 400kHz to ~2Mhz so there is no problem if you use your own controller to adjust the frequency. Working at higher frequency you will need to be very careful of layout since the effect of parasitic inductance will be more obvious at high frequency. The other thing you need to consider is even though GaN power devices have very small QG and QOSS, the switching loss will still be higher than low operating frequency. Working at higher frequency you can reduce ESR of buck inductance, so you can reduce loss.

Yes! The easiest way to select the GaN device to fit your voltage and current ratings is to use the Product Selector Guide for eGaN® FETs and ICs.

Yes, there is an example of a 3-phase inverter in the June 2021 edition of Bodo's Power Systems. The 3-phase inverter has basically the same concept as you see for each of the half bridges.

What is important when dealing with GaN FET is always using gate drivers which are made for GaN FET. A typical gate driver for a GaN FET has two outputs. One output is to switch on, the other to switch off - Details of this can be found in the webinar High-perforamnce layout techniques to maximize GaN device performance and referring to the "Demonstrations/drawings on Gate Loop Inductance slide".

On the GaN FET Selection Tool for Buck Converters page, enter your specifications where indicated and it will give you recommendations on which EPC parts will best meet your needs.

No. The gate driver must have two outputs. This is recommended from GaN FET and adjusted even if you want to add resistor 0 ohm. This was discussed in our webinar, Gate Drivers for GaN FETs.

Regarding EPC9146KITA, the EPC9147 controller board is programmed, but needs to be matched to a motor.  It needs the parameter table loaded.  All our demo boards have a quick start guide that describes the design and functionality of the board. There is a separate quick-start guide for EPC9147 controller board, on which page 7 shows a Quick Start procedure.  We worked with Microchip on the EPC9147 board  Their MotorBench development tools help. 

This will not work.  The 17A datasheet number is a test parameter to verify the minimum transconductance limit of the FET in production.   In other words, we do not guarantee the FET will support any drain currents higher than 17A regardless of the time duration.  The channel will saturate and begin to limit the current above 17A. You need to choose a FET with a pulse rating of 30Amp or greater just to support the current.  The SOA curve will limit the power.

You can drive three eGaN FET in parallel with only one driver, but each eGaN will need there own Rg, means if you use three eGaN in parallel that you will need three turn-on Rg (three turn-off Rg). You will need to be careful of layout, we hope that the layout loop and common source inductance should be same for each FET, since we want the current is average shared by three FETs.

  1. The VCharge caps, C10-C14 discharges through the Lidar every time Q1 is turned on.
  2. Before the next cycle, these capacitors have to be charged through the Capacitor recharge resistances R2 to R6, with a time constant determined by the parallel combination of R2 to R6.
  3. The fastest rate at which you can repeat the pulse is determined by this R1-R6 X C10 to C14 time constant. You will have to reduce the Cap Recharge resistance to improve the charge time and beef up the Capacitors to have a longer hold up time..
  4. Remember this board is designed for a lower repetition rate, resonant discharge of cap to zero voltage every time FET turns on. Hence modification of board will be necessary. Please review AN027 Getting the most out of eGaN FETs, it will give you a good insight.. after you review the design equations on this.

EPCのeGaN FETとICは、優れた特性と手頃な価格によって、今後数年にわたってシリコンの対応品を置き換えるでしょう。EPCは、これらの高性能パワー・デバイスを使うためのアプリケーション・ノートやホワイト・ペーパーを公表しており、それらは、設計サポートのページに掲載してあります。EPCは複数の書籍を執筆しており、Amazon.com、またはEPCのウエブサイトで購入できます


GaN Transistors for Efficient Power Conversion
Wireless Power Handbook

eGaN FETの利用方法と用途を説明するビデオ・プレゼンテーションのシリーズも用意してあります。

一般に、eGaN FETは、全ゲート電荷Qgが比較的小さく、帰還容量CRSSが小さいので、より高い性能での動作が可能であることを念頭に置いて、他のMOSFETと同様に扱う必要があります。一般的なガイドラインには以下があります:

アプリケーション・ノート「エンハンスメント・モードGaNオン・シリコンのパワーFET(eGaN® FET)を使う 」に、さらに詳しい情報があります。加えて、インダクタンスを最小化するランド・パッドのレイアウトは、EPCのすべてのデータシート(http://epc-co.com/epc/jp/製品/eGaNFETとIC.asp)に記載されています。この本『GaN Transistors for Efficient Power Conversion』の第3章では、この方法について詳しく説明しています。スイッチング時間と電圧オーバーシュートを最小化するためのレイアウト手法は、ホワイト・ペーパー「Impact of Parasitics on Performance」および「Optimizing PCB Layout」に記載されています。ビデオ「HTG05設計の基礎:レイアウト」を参考にすることもできます。

eGaNデバイスは、そのしきい電圧に対して、温度係数が非常に小さくなっています。これによって、室温でのしきい電圧が低くても、安全マージンが大きくなります。EPCのeGaNデバイスのミラー容量とゲート-ドレイン間容量CGDも非常に小さいため、スイッチング速度はかなり高速です。すなわち、数nsecでオフすることができます。dv/dtによるターンオンを避けるためには、ゲート-ソース間の回路のインピーダンスを非常に小さくすること、およびゲート回路に対して低インピーダンスでプルダウンすることが重要です。これらの要件の多くに対応するeGaNデバイス用に特別に設計されたゲート・ドライバがあります。GaN対応のドライバとコントローラのリストは、http://epc-co.com/epc/jp/製品/eGaNドライバとコントローラ.aspにあります。eGaN FETの駆動に関する参考として、「eGaN FET Drivers and Layout Considerations」をご覧ください。

eGaNデバイスは、しきい電圧の温度係数が非常に小さいことにも注目すべきです。これによって、室温でのしきい電圧が低いにもかかわらず安全マージンが大きくなります。ゲート-ドレイン間容量CGDとゲート-ソース間容量CGSの比は、dV/dt条件下でデバイスのオフ状態を維持するために非常に有効です。これは、容量性の分圧器なので、低抵抗でゲートをオフすることと、実効インピーダンスを低く保つためにオフするループのインダクタンスを最小化するようにレイアウトすることに注意しなければなりません。この大きさは、dV/dtと電圧に依存します。eGaN FET専用に設計されたゲート・ドライバのリストは、http://epc-co.com/epc/jp/製品/eGaNドライバ.aspxにあります。


ほとんどの高電力密度コンバータの出力電力を制限する要因は、接合部の温度なので、より効果的な熱設計が必要になります。eGaNのチップスケール・パッケージは、チップの裏面、表面、側面から効果的に放熱する6面冷却も可能です。eGaNベースのコンバータの出力電流能力を強化するために実装した高性能の熱ソリューションは、「How2AppNote 012:ヒートシンク付き高電力密度eGaNベース・コンバータの出力電力を一段と高める方法」で説明しています。

EPCのeGaN FETとICは、無線充電やワイヤレス・パワーのアプリケーションにぴったりです! ワイヤレス・パワーは、私たちの日常生活に組み込まれる準備ができています。給電器は、家具、壁、床に設置することができ、私たちの電気製品や電子機器に効率的かつ経済的に電力を供給したり、充電したりすることができます。市場では2~3種類の一般的なワイヤレス・パワーのアーキテクチャがあります。eGaN FETとICは、数MHz程度での効率的な動作が可能なので、広い表面積での給電を可能にする、受電機器を置く場所の空間的自由度が大きい、複数の機器に同時に給電する、といった、他に類を見ない機会を提供します。eGaNパワー・デバイスをワイヤレス・パワーに適用する方法については、多くの資料を用意しています。詳細は、http://epc-co.com/epc/jp/アプリケーション/ワイヤレス・パワー.aspxをご覧ください。

EPCのeGaN FETとICは、RFパワー・アンプの用途、特に包絡線追跡の用途に最適です。今日、デプリーション・モードGaN FETは、数100 MHzでスイッチングすることができるので、パワー・アンプ(PA)には一般的に、このGaN FETを使います。PAの標準的な効率は、ピーク値対平均値比(PAR:Peak to Average Ratio)が非常に小さく、20~30%です。無線通信用LTEのような新たに実用化された技術では、消費電力への関心が高まり、パワー・アンプに供給する電圧が変調信号に対して変調される包絡線追跡(ET:Envelope Tracking)のような新しい技術がPAの効率を改善するために登場してきています。eGaN FETとICは、PAに供給する電圧を数10 MHzでスイッチングできるので、効率を改善するために、これらのアプリケーションにおいて高効率な包絡線追跡アーキテクチャの採用ができるようになります。包絡線追跡用eGaN FETとICの詳細は、包絡線追跡のページhttp://epc-co.com/epc/jp/アプリケーション/包絡線追跡.asp をご覧ください。

D級オーディオ・システムでは、オーディオ特性は、FETの特性に影響されます。GaN FETは、よりハイファイなD級オーディオ・アンプを実現できます。

eGaN FETの低オン抵抗と低容量は、高効率化を可能にし、過渡相互変調歪み(T-IMD:Transient Intermodulation Distortion)を小さくするために、開ループ・インピーダンスを小さくします。高速スイッチング能力と逆回復電荷ゼロによって、全高調波歪み(THD)が低減され、出力の線形性が良くなり、クロスオーバー歪みも小さくなります。

D級オーディオ・アンプ用eGaN FETについての詳細とレファレンス・デザインのリストは、xをご覧ください。

eGaN FETは、2つの重要なパラメータ、すなわち、ゲート-ドレイン間電荷QGDと逆回復電荷QRRの低減によって、ハード・スイッチング用途でシリコンMOSFETを超える明確な利点があります。この2つの容量は、共振型のソフト・スイッチング・コンバータには、ほとんど影響しません。シリコンMOSFETと比べたとき、出力電荷QOSSとゲート電荷QGが低減されるので、eGaN FETは、共振型ソフト・スイッチングのアプリケーションにおいて、大きく改善できることも実証されています。

詳細に関しては、ホワイト・ペーパー「eGaN FETs in High Frequency Resonant Converters(高周波共振コンバータにおけるeGaN FET)」を参照してください。

これらの設計でeGaN FETとICを使うと、スイッチング損失が低減され、この結果、効率が向上し、そして/または、スイッチング周波数が高くなります。インバータのサイズとコストは、熱管理と、大部分のエネルギーの蓄積とフィルタリングに使われる受動素子が支配的です。eGaN FETとICを使って効率を高めたり、そして/または、スイッチング周波数を高めたりすると、パワー・インバータの全体的なサイズを小型化できコストを低減できます。詳細はhttp://epc-co.com/epc/jp/アプリケーション/パワー・インバータ.aspxをご覧ください。


EPCの増え続けている開発基板とデモ・ボードに関する詳しい情報、または、これらの基板を購入する際は、 http://epc-co.com/epc/jp/製品/デモ・ボード.aspxをご覧ください。


EPCの増え続けている開発基板とデモ・ボードに関する詳しい情報、または、これらの基板を購入する際は、 http://epc-co.com/epc/jp/製品/デモ・ボード.aspxをご覧ください。

EPCは、業界のリーダーと協力して、軍事用および宇宙用の高信頼性GaN製品のテストを行ってきました。これらの製品は、Total Ionizing Dose(TID)およびSingle Event Effects(SEE)環境下で優れた耐放射線特性を示しています。詳細については、http://epc-co.com/epc/jp/アプリケーション/宇宙用途.aspxをご覧ください。

長期間の信頼性を高めるために、最大ゲート電圧を6 V未満に維持することが重要です。当社は、設計者のこの負担を軽減するために、駆動用レベル・シフト回路、および、駆動電圧を管理するだけでなくデッドタイムも管理するディスクリートのゲート・ドライバを開発しました。推奨するディスクリート・ソリューションの詳細は、「How2 Get The Most Out Of GaN Power Transistors」を参照してください。

2011年6月に、米テキサス・インスツルメンツ社は、業界初のeGaN FETドライバを製品化しました。続いて同社は、GaN FETに対応するドライバとコントローラを追加し、市場で入手できます。既知のパートナのICのリストはhttp://epc-co.com/epc/jp/製品/eGaNドライバ.aspにまとめてあります。

設計者のこの負担を軽減するために、2011年6月に、テキサス・インスツルメンツ社は、業界初のeGaN FETドライバを製品化しました。このLM5113は、パワー・コンバータのさまざまな構成に向けた100 Vのハーフブリッジ・ドライバです。続いて同社は、eGaN FET対応のドライバとコントローラを追加し、市場で入手できます。既知のパートナのICのリストは、http://epc-co.com/epc/jp/製品/eGaNドライバ.aspx にまとめてあります。

さらに、当社は、駆動用レベル・シフト回路、および、駆動電圧を管理するだけでなくデッドタイムも管理するディスクリートのゲート・ドライバを開発しました。推奨するディスクリート・ソリューションの詳細は、「How2 Get the Most Out of GaN Power Transistors」を参照してください。eGaNデバイスは、そのしきい電圧に対して、温度係数が非常に小さいことにも注意してください。これによって、室温でのしきい電圧が低くても、安全マージンを大きくできます。