GaNの話シリコンを粉砕するために捧げたブログ
モノリシックGaNのePower Stageを使った48 Vと12 Vとの間の変換可能な双方向1/16ブリック・コンバータの設計方法

モノリシックGaNのePower Stageを使った48 Vと12 Vとの間の変換可能な双方向1/16ブリック・コンバータの設計方法

12 14, 2020

はじめに

ブリックDC-DCコンバータは、データセンター電気通信自動車のアプリケーションで広く使われており、公称48 Vのバスを公称12 Vのバス(または12 Vから48 V)に変換します。GaN集積回路(IC)技術の進歩によって、ハーフブリッジとゲート・ドライバの集積化が可能になり、レイアウトが簡素化され、面積が最小化され、コストが削減されるワン・チップ・ソリューションが実現できました。

このアプリケーション・ノートでは、最大出力電力300 W、ピーク効率95%で、48 Vから12 Vへの変換用途向けに集積化したGaNパワー段を使ったデジタル制御の双方向1/16ブリック・コンバータの設計について説明します。

1/16ブリック・コンバータの面積の規格は33×22.9 mm(1.3×0.9インチ)です。この設計の高さ制限は10 mm(0.4インチ)に設定されています。

モノリシックGaNの ePower™ stage

GaN FETとゲート・ドライバのモノリシック集積化によって、性能が向上し、基板のレイアウトが簡素化されます。寄生のインダクタンスと容量、および関連する損失も低減できます。

図1(a)はGaN ePower™ StageのEPC215の簡略ブロック図です [1]。メインのパワーFETは、集積したゲート・ドライバによって制御されます。このICには、3.3 V〜5 Vの論理レベルを入力できる入力バッファも搭載されています。パワー・オン・リセット(POR)や低電圧ロックアウト(UVLO)の機能、高電圧信号のレベル・シフト回路、同期ブートストラップFETなど、その他の標準的な機能も搭載しています [2]。モノリシックGaNパワー段の写真が図1(b)です。両方のパワーGaN FETは定格80 Vで、オン抵抗は10 mΩです。

図1. (a)ブロック図と、(b)モノリシックGaN ePower StageのEPC2152の写真[1]。

双方向DC-DCコンバータの設計

大電力の1/16ブリックを設計するときの重要な課題の1つは、スペースが限られていることです。集積化されたEPC2152は、面積がわずか18 mm2と小さく、高効率を達成することに役立つ適切なデカップリング・コンデンサのための余地を残します。

双方向対応の1/16ブリックDC-DCコンバータEPC9151の単純化した回路図が図2です。これには、2相の同期整流方式バック(降圧型)・パワー段、デジタル・コントローラ、電流センサー、ハウスキーピング電源が搭載されています。ピーク電流要件が低減され、より小さな磁気部品を使えるように、2相のアプローチを選びました。

図2. 1 / 16ブリックの双方向DC-DCコンバータの回路図。

集積化されたパワー段を使うと、パワー・ループのインダクタンスを簡単に最小化できます。 高周波デカップリング・コンデンサは、最適なレイアウト手法 [4] を使って、ICの隣に配置され、図3に示すように、プリント回路基板の2番目の層はグラウンド・プレーンです。この6層プリント回路基板には、この他に2層のグラウンド・プレーンがあり、電圧と電流のフィードバック信号に対するシールドだけでなく、より優れた放熱を実現するためにも使われます。

図3. EPC2152を使った簡略化されたレイアウトを示すプリント回路基板の最初の2層。

TDKのB82559シリーズのコイル [5] を使いました。この面積は13×10.7 mm(0.51×0.42インチ)、高さは5 mmまたは6 mmです。2.4 µHのコイルの飽和電流定格は16.5 Aです。したがって、スイッチング周波数に500 kHzを選択し、飽和電流の要件を満たす48 Vから12 Vへ(または、12 Vから48 Vへ)の変換時のピーク電流は16.25 Aになります。

デジタル制御

米マイクロチップ・テクノロジのデジタル・コントローラdsPIC33CK32MP102が使われています [6]。CPUの最大速度が100 MIPSの16ビット・プロセッサです。パルス幅変調(PWM)モジュールは、高分解能モードに構成できるため、デューティ比とデッドタイムで250 psの分解能が得られ、デッドタイムを正確に調整してGaN FETの高性能を十分に活用できます。

デジタル平均電流モード制御は、降圧モードと昇圧モードの両方に実装されています。電流検出回路は、検出抵抗と差動アンプで構成されています。この設計では、低損失の1 mΩの検出抵抗と低雑音アンプMCP6C02を使っています。この制御回路ブロック図が図4です。2つの独立した電流ループに、同じ電流リファレンスIREFを流します。この結果、両方のコイルの電流が同じ値に安定化されます。2つの内部電流ループの帯域幅は10 kHzに設定され、外部電圧ループの帯域幅は2 kHzに設定されています。

図4. マルチループの2相コンバータの制御ブロック図。

実験結果

図5は、テスト装置EPC9531に取り付けられた1/16ブリック・コンバータEPC9151の写真とその裏面を示しています。この設計のスタンドオフの高さの合計は9.1 mmで、コイルの6 mm、プリント回路基板の厚さ1.6 mm、裏面部品(0805サイズのコンデンサ)の1.5 mmから成ります。

図5. 1/16ブリック・コンバータEPC9151の表面と裏面。

図5(上図)に示すテスト装置EPC9531は、47 µFの追加の入力容量と200 µFの出力容量を搭載しています。これらの追加の容量は、コントローラの安定性を維持するために役立ちます。この装置は、プログラミング・ポートとUSB通信も備えています。

ヒートシンクがなく、1700 LFMのエアフローがある場合、測定された熱定常状態の効率と損失は、降圧モードの場合を図6(a)に、昇圧モードの場合を図6(b)に示します。ピーク効率は、降圧モードで95.5%、昇圧モードで95.1%です。図7の熱画像に示すように、デバイスの最大温度は最大出力電力で89°Cに達しました。400〜800 LFMなどの適度なエアフローのある環境では、ヒートシンクが必要です。

図6. 1/16ブリック・コンバータで測定された効率と損失:(a)VIN = 48 V図6. 1/16ブリック・コンバータで測定された効率と損失:(a) VOUT = 12 V(降圧)。(b)VIN= 12 V、 VOUT = 48 V(昇圧)。
図7. 熱定常状態で動作する1/16ブリック・コンバータの熱画像。VIN = 48 V、VOUT = 12 V、出力電流25 A、エアフロー1700 LFMのとき。

結論

このアプリケーション・ノートでは、モノリシックに集積したGaNパワー段EPC2152を2個使った双方向の大出力1/16ブリック・コンバータEPC9151を紹介しました。最先端のMOSFET設計と比べて、よりシンプルなレイアウトとより高い電力密度が実証されています。48 Vから12 Vへ(または12 Vから48 Vへ)の300 Wのコンバータ設計では、ピーク効率95%が得られています。

参考文献

[1] “EPC2152 – 80 V, 10 A Integrated ePower™ Stage,” Efficient Power Conversion Preliminary Datasheet, Jan. 2020.

[2] M.A. de Rooij, J.T. Strydom, D.C. Reusch, “High Voltage Zero QRR bootstrap Supply,” United States Patent US9,667,245 B2, May 30, 2017.

[3] Y. Zhang and M. de Rooij, “300 W 48V-12V Digitally Controlled 1/16th Brick DC-DC Converter Using GaN FETs,” PCIM - Europe, July 2020.

[4] A. Lidow, M. De Rooij, J. Strydom, D. Reusch, and J. Glaser, GaN transistors for efficient power conversion, 3rd ed. John Wiley & Sons, 2019. ISBN: 978-1119594147.

[5] TDK. (2012). SMT power inductors, [Online]. Available: https:// www.tdk-electronics.tdk.com/inf/30/db/ind 2008/b82559_a013.pdf.

[6] Microchip Technology Inc. (2019). 16-bit PIC Microcontrollers Family, [Online]. Available: https://www.microchip.com/designcenters/16-bit.