Discover how BrightLoop Converters reduced the size and cost of its converter while enhancing its reliability with EPC gallium nitride parts.

ブリックDC-DCコンバータは、データセンター、電気通信、自動車のアプリケーションで広く使われており、公称48 Vのバスを公称12 Vのバス（または12 Vから48 V）に変換します。GaN集積回路（IC）技術の進歩によって、ハーフブリッジとゲート・ドライバの集積化が可能になり、レイアウトが簡素化され、面積が最小化され、コストが削減されるワン・チップ・ソリューションが実現できました。

このアプリケーション・ノートでは、最大出力電力300 W、ピーク効率95％で、48 Vから12 Vへの変換用途向けに集積化したGaNパワー段を使ったデジタル制御の双方向1/16ブリック・コンバータの設計について説明します。

1/16ブリック・コンバータの面積の規格は33×22.9 mm（1.3×0.9インチ）です。この設計の高さ制限は10 mm（0.4インチ）に設定されています。

Efficient Power Conversion（EPC）は、定格200 Vの成熟したシリコン・パワーMOSFETとeGaN®トランジスタの間の性能の差を2倍にしています。新しい第5世代デバイスのサイズは、前世代の約半分です。この性能向上は、図1に示すように、2つの主な設計上の違いによります。左側は、第4世代の200 Vのエンハンスメント・モードGaNオン・シリコンの構造の断面図です。右側の断面図は、第5世代の構造で、ゲート電極とソース電極との間の距離を短くし、厚い金属層が追加されています。これらの改善に加えて、示されていない他の多くの改善によって、新世代FETの性能は2倍になりました。

GaN技術は、性能とコストの改善だけでなく、電力変換市場に影響を与える最も重要な機会は、同じ基板上に複数のデバイスを集積する本質的な能力にあります。標準的なシリコンIC技術とは対照的に、GaN技術を使うと、モノリシックのパワー・システムを、より簡単でコスト効率の高い方法でワン・チップに集積できます。

動機

eGaN^® FETは、Si MOSFETよりもはるかに高速にスイッチングできるので、寄生インダクタンスを最小限に抑えるために、プリント回路基板のレイアウト設計に細心の注意を払わなければなりません。寄生インダクタンスによって、オーバーシュート電圧が大きくなり、スイッチングの遷移が遅くなります。このアプリケーション・ノートでは、これらの不要な影響を避け、コンバータの特性を最大限に引き出すために、eGaN FETを使って最適なパワー段のレイアウトを設計するための鍵となるステップについて検討します。

スイッチング動作への寄生インダクタンスの影響

図1に示すように、3つの寄生インダクタンス、すなわち、1）パワー・ループのインダクタンス（Lloop）、2）ゲート・ループのインダクタンス（Lg）、3）共通ソースのインダクタンス（Ls）によって、スイッチング特性が制限されます。eGaN FETのチップスケール・パッケージは、トランジスタ内部のインダクタンスをかなり排除しているので、主な制限要因としてプリント回路基板が残ります。各寄生インダクタンスは、動的電流経路とその戻りループによって囲まれる領域全体にあります（WP009：特性への寄生容量の影響を参照）。