新製品発表、アプリケーション関連情報など、EPCからの最新ニュースと最新情報を得るために、今、登録してください。 EPCからの電子メール配信に登録する
eGaN FET対シリコンのパワー決戦Volume 13、Part 2：最適なプリント回路基板のレイアウト
Posted 2013年4月5日
eGaN FET ベースのPOL（負荷点）バック・コンバータ用プリント回路基板のレイアウトを最適化することは、寄生成分を低減するので、従来のMOSFETベースの設計に比べて、効率の向上、スイッチング速度の高速化、デバイスの電圧オーバーシュートの低減につながります。
By David Reusch博士、Efficient Power Conversionのアプリケーション部門ディレクタ
記事を読む