eGaN vs. 硅
技术分享GaN技术杂谈 - John-Glaser
1月 23, 2020
本文最初由Dr. John Glaser & Dr. David Reusch于2016年6月13日在Power Systems Design网站上发布。
比较同步整流器中eGaN FET和硅MOSFET的死区时间损耗
已有多项研究比较了eGaN FET和硅MOSFET在各种应用中的性能，包括硬开关、软开关和高频电力转换。这些研究表明，eGaN FET在效率和功率密度方面相较硅MOSFET有显著优势。本文将重点讨论eGaN FET在同步整流器（SR）应用中的使用及死区时间管理的重要性。我们展示了eGaN FET在减少同步整流器死区时间损耗方面的显著效果，超越了低RDS(on)和电荷的优势。
早期的高频开关模式电源转换器通常采用全控制开关（S1）和二极管整流器（S2）的半桥配置[1]。图1a显示了这种配置的降压转换器示例。随着功率MOSFET变得更加实惠且高效性变得更重要，设计师开始用与S1控制信号互补驱动的MOSFET替代二极管，如图1b所示。这种替代二极管的MOSFET称为同步整流器（SR）。在需要低输出电压和高电流的情况下，使用同步整流尤为重要，因为二极管的结电压可能占输出电压的很大一部分[3]。随着对高效性需求的增加，SR的使用显著增加。
图1. 带二极管整流器（左）和同步整流器（右）的降压转换器
eGaN FET特别适合用于SR操作。与硅FET相比，其几乎在所有性能指标上都有显著改善，带来了转换器效率和功率密度的巨大提升[4]。然而，在某些方面，硅MOSFET似乎优于eGaN FET，即eGaN FET的高体二极管电压降可能导致SR死区时间损耗增加[5]。虽然可以通过仔细的死区时间管理、使用外部肖特基二极管或两者结合来缓解这一问题，但这可能会使设计变得复杂。尽管如此，有观点认为硅MOSFET的体二极管存在反向恢复现象，但对此方面的数据却很少，需要更深入的理解。
图2. 48-12 V、300 kHz硬开关降压转换器中eGaN FET和硅MOSFET的死区时间对效率的影响
通过一组硬开关、300 kHz、48-12 V的降压转换器对硅和GaN FET进行了实验对比，除FET类型外，其他所有方面都相同。图1显示了最小死区时间和额外30 ns死区时间（每边15 ns）的结果。在30 A输出时，额外的死区时间导致eGaN FET的效率下降0.22%，而硅MOSFET分别下降0.50%和0.56%，是eGaN FET的两倍多。eGaN FET的优势主要在于其没有反向恢复现象。本文接下来的部分将详细解释这一效应。
死区时间对同步整流器操作的影响
在实际的硬开关降压转换器中，控制FET S1和SR FET S2的开关时间均非零。对于非常高的输出电流，需要大MOSFET低RDS(on)以最小化S2的导通损耗，但这会因器件电容增加而降低开关速度。如果对控制FET S1和SR S2使用完全互补的控制信号，慢速的MOSFET开关过渡会重叠，导致两开关同时导通，并因短路击穿电流而造成高损耗。
这种损耗通过控制FET的开启延迟（即SR关闭后的开启延迟td,on）以及控制FET关闭后的SR开启延迟（td,off）来防止。在死区时间内，SR的体二极管会自然换向电感电流IL。因此，S2的开关波形类似于使用二极管整流器的情况，如图3所示，图中还显示了反向恢复和相关电荷QRR引起的负整流电流，后续文章将讨论。
图3. 包含体二极管死区时间导通和反向恢复的同步整流器波形
死区时间会造成额外损耗，如果希望高效性，必须仔细管理。非零死区时间会通过体二极管电压降和反向恢复造成损耗。eGaN FET的体二极管电压降高于硅MOSFET，但它们没有反向恢复[6]。我们展示了在80 V FET中，硅MOSFET体二极管的反向恢复损耗可能占主导地位。对于本文未关注的低电压情况，体二极管电压降通常占主导地位，eGaN FET的死区时间损耗可以通过并联低电压肖特基二极管或死区时间管理来缓解[5]。
反向电压降引起的死区时间损耗
在死区时间内，体二极管导通电感电流IL。假设IL近似恒定且开关周期为TS，由于体二极管电压降VS2,diode引起的死区时间损耗为：
在硅MOSFET中，这个体二极管由漏极外延层和源极井之间形成的PN结组成。这个二极管的正向电压降VS2,diode为标准硅结二极管的电压降，即0.6 - 0.8 V。
在eGaN FET中，体二极管在栅极和源极连接时形成。当负VDS导致栅极电压上升超过漏极电压时，达到阈值电压VT时，通道开始反向导通电流，从而模拟二极管行为。因此，电压降稍大于额定电流下的阈值电压，VS2,diode ≈ 2.5 V。
eGaN FET的较高VS2,diode意味着死区时间导通损耗显著高于硅MOSFET。这可以通过外部肖特基二极管或死区时间管理来缓解[5]。eGaN FET的高速使得可以使用比硅MOSFET更小的死区时间，但许多过时的PWM控制器不允许用户使用此功能。
然而，我们在接下来的章节中展示了反向恢复会导致硅MOSFET中远高于eGaN FET体二极管导通损耗的损耗。
反向恢复回顾
尽管反向恢复是一个主要的损耗机制，但由于缺乏良好的数据和分析难度大，常常被忽视[7]。然而，它是一个主要的开关损耗来源，往往主导其他所有开关损耗机制。在使用硅MOSFET时，当需要高性能时，必须注意反向恢复损耗。
反向恢复是PN结二极管的现象。当二极管以正向电流id = IL导通时，一部分少数载流子被注入结的耗尽区。这个载流子群的大小对应于IL的幅值。由于种种原因，其大小滞后于id的变化，时间常数取决于传输时间和载流子复合时间[8]，[9]。eGaN FET的体二极管是多数载流子器件，没有PN结，因此没有反向恢复现象。
图4显示了典型的控制开关S1开启波形，开始时S2的体二极管在td,on期间导通IL，结束时S1导通IL，S2的二极管完全关闭。当S1开启时，电流iS2开始减少，因为S1承载越来越多的IL。当控制FET电流达到IL时，iS2 = 0，理想情况下二极管此时停止导通。
图4. 控制开关S1开启波形，显示死区时间和反向恢复。整流器S2的电流波形作为参考
由于少数载流子群滞后于id的变化，耗尽区内仍有足够的载流子以导电。换句话说，二极管保持导通，并产生击穿电流，即反向恢复电流。这个电流增加到最大值IRRM，此时少数载流子群减少到无法支持电流的程度。电流随后以时间常数tRR衰减，直到iS2 = 0且iS1 = IL，二极管关闭。总恢复时间定义为tRR。
图4还定义了反向恢复的典型参数：IRRM、mRR、QRR、tRR和tRR。IRRM是恢复电流的峰值，等于负整流电流的峰值。开启期间的电流变化率为mRR，tRR是恢复时间常数，QRR和tRR分别为恢复电荷和时间。反向恢复期间，QRR必须由总线电压提供，因此QRR引起的开关损耗为：
硅MOSFET的数据表通常在不现实的条件下提供QRR和tRR的数值，例如mRR = 100 A/µs和结温Tj = 25°C。实际上，QRR很大程度上取决于IL、mRR、Tj和二极管在关闭前的导通时间。这些依赖关系在[8]，[9]中讨论，但此处关键在于对正向导通时间td,on的依赖性。
对于非常短的死区时间，QRR接近于零。随着td,on增加，结内的少数载流子逐渐累积到一个最大值，该值是IL的函数，QRR和tRR随之增加。这减少了tRR和IRRM，从而减少了SR中的QRR损耗。一旦td,on足够长，耗尽区电荷达到最大值，进一步增加死区时间不会导致额外的QRR损耗。td,off的变化不应影响反向恢复损耗，因为此部分周期内控制FET保持关闭状态，不存在击穿情况。
不幸的是，反向恢复参数的测量既困难又容易出错，且高度依赖于测试设置，而这些设置通常与实际操作不符[7]。这一事实，加上可用的分析和建模工具的短缺，导致对反向恢复损耗的考虑不足或不存在。然而，还有另一种方法来解决这个问题。
如果绘制转换器损耗与死区时间的关系图，我们应该在硅MOSFET SR中看到两个效果。由于体二极管电压降引起的死区时间损耗应与总死区时间（td,on + td,off）成正比增加。反向恢复引起的死区时间损耗在td,on ~0时应非常小，随着td,on的增加，这些损耗最初会迅速增加，然后以与死区时间成比例的较慢速率增加。最后，td,off不影响反向恢复。eGaN FET只应表现出与总死区时间成正比的线性关系，尽管由于较高的VS2,diode，其斜率应高于硅MOSFET SR。
测量结果
图5显示了三种降压转换器功率级，设计用于48-12 V、300 kHz操作，使用80 V FET和L = 4.7 μH。它们在布局上完全相同，专门设计用于比较不同的功率晶体管[10]。中间的转换器使用EPC2021 eGaN FET，其他转换器使用最先进的硅MOSFET。td,on和td,off的值被调整，并测量了损耗。
图5. 使用80 V晶体管的48-12 V测试转换器功率级：3.7 mΩ CanPAKTM Si MOSFET（左）、1.8 mΩ eGaN FET（中）和S308 Si MOSFET（右）。每个板的边长为50 mm
由于本文关注的是死区时间的影响，最小死区时间情况被用作基准，并从所有损耗测量中减去。这使得能够量化死区时间效应引起的损耗。图6显示了这些结果。随着td,on的增加，我们观察到以下现象：对于硅MOSFET，由于QRR的影响，损耗最初显著增加，然后由于VS2,diode而趋向于恒定斜率的渐近线。如预期的那样，对于eGaN FET，损耗在整个td,on范围内遵循恒定斜率的线性关系，也是如预期的那样。
图6a. eGaN FET和选定Si MOSFET在48-12 V、300 kHz测试转换器中开启（顶部）和关闭（底部）时的死区时间损耗。
图6b. eGaN FET和选定Si MOSFET在48-12 V、300 kHz测试转换器中开启（顶部）和关闭（底部）时的死区时间损耗。
eGaN FET损耗曲线的斜率较高，因为反向二极管导通的电压降较大。尽管斜率较高，但硅MOSFET的初始高损耗意味着即使对于较大的td,on，硅MOSFET的反向恢复损耗也远高于eGaN FET的反向电压降损耗。随着td,off的增加，我们看到死区时间引起的损耗线性增加，eGaN FET的斜率较高，如预期的那样。eGaN FET在开启时的巨大优势远远超过了Si MOSFET在关闭时的死区时间优势。
潜力扩展
实验结果清楚地表明了硅基功率MOSFET由于反向恢复导致的巨大效率损失。此外，尽管过去关于eGaN FET死区时间控制的讨论集中在通过死区时间管理或肖特基二极管管理体二极管导通损耗的需要，但显然，对于硅MOSFET而言，死区时间管理可能更为关键。
这对于硅MOSFET来说是一个挑战，因为它们的开关性能指标非常大，导致开关过渡慢。因此，对于硅MOSFET，必须仔细优化死区时间，以平衡QRR损耗与开关过渡重叠引起的击穿损耗。这个问题因反向恢复参数高度依赖于温度和负载电流而加剧。由于开关过渡重叠可能会加速器件失效，大多数为硅MOSFET设计的PWM控制器选择了较长的、非最优的死区时间，从而加重了反向恢复损耗。
eGaN FET的极快过渡速度和无反向恢复现象使得使用非常小的死区时间成为可能，从而在保持高可靠性的同时提高效率。随着GaN生态系统的不断发展，预计将会有新的控制器出现，释放GaN的更多潜力。
参考文献
[1] R. W. Erickson and D. Maksimovic, Fundamentals of Power Electronics, Second. Springer, 2001, p. 912。
[2] R. Blanchard and R. Severns, “MOSFETs move in on low voltage rectification,” in Official Proceedings of the Ninth International PCI, 1984, vol. 84, pp. 29–31。
[3] D. Reusch and J. Glaser, DC-DC Converter Handbook - A Supplement to GaN Transistors for Efficient Power Conversion, 1st ed. Power Conversion Publications, 2015, ISBN 978-0-9966492-0-9。
[4] J. Glaser, J. Strydom, and D. Reusch, “High Power Fully Regulated Eighth-brick DC-DC Converter with GaN FETs,” in PCIM Europe 2015; International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management; Proceedings of, 2015, pp. 406–413。
[5] J. Strydom and D. Reusch, “eGaN® FET-Silicon Power Shoot Out Volume 12: Optimizing Dead Time,” Power Electronics - Penton Electronics Group, Jan. 2013。
[6] A. Lidow, J. Strydom, M. de Rooij, and D. Reusch, GaN Transistors for Efficient Power Conversion, 2nd ed. Wiley, 2014, ISBN 978-1-118-84476-2。
[7] C. Mößlacher and O. Guillemant, “Improving Efficiency of Synchronous Rectification by Analysis of the MOSFET Power Loss Mechanism,” Infineon Technologies, Mar. 2012。
[8] X. Kang, A. Caiafa, E. Santi, J. L. Hudgins, and P. R. Palmer, “Parameter extraction for a power diode circuit simulator model including temperature dependent effects,” IEEE Applied Power Electronics Conference and Exposition (APEC), March 2002, Vol. 1, pp. 452–458。
[9] P. O. Lauritzen and C. L. Ma, “A simple diode model with reverse recovery,” Power Electronics, IEEE Transactions on, vol. 6, no. 2, pp. 188–191, Apr. 1991。
[10] D. Reusch, J. Strydom, and A. Lidow, “Thermal Evaluation of Chip–Scale Packaged Gallium Nitride Transistors,” IEEE Applied Power Electronics Conference and Exposition (APEC), March 2016, pp. 587–594。