骆乾，“三代半食堂”创始人

PCIM Asia 2026 上，EPC 展示了面向 AI 处理器供电的 Gen 8 单片 GaN 功率级。

作为 EPC 面向下一代 AI 处理器侧高频多相 POL / IVR 场景开发的单片集成功率级，Gen 8 在同一 GaN 芯片上集成半桥功率开关、高速栅极驱动、自举电路（bootstrap）、电平移位与逻辑控制，并通过更低电荷、更高开关速度和更强过压承受能力面向 6 V 输入与 10 MHz 级运行。其系统意义不只是减少器件数量，而是缩小驱动回路寄生、降低噪声敏感性，并让控制侧采用更适合大量数字功能的高速工艺，从而支持更高相数和更紧凑的处理器侧布局。

若只把它理解为一代新器件，会漏掉更重要的背景：EPC 提供的 Gen 7、Gen 8 与参考设计，已经覆盖从 800 V 机柜母线、中间母线到处理器最终一级的连续供电链路。

800 VDC 先处理机柜级配电。电压继续降到 50 V、12 V 和约 6 V 后，问题逐步转向板级转换、PDN、封装与散热；到 0.5–0.6 V 的处理器核心，电流需求正从数千安培走向 10,000 A。此时，决定系统表现的不只是某一级转换效率，而是高电流从哪里开始、需要走多远，以及最终一级能否靠近 GPU。

图 1：800 VDC 到 48 V、12 V 与 6 V 的三种供电路径，来源：EPC WP020

为什么最终一级现在成为新的系统约束？

800 V 能显著降低机柜母线电流。同样为 200 kW，800 V 母线电流约为 48 V 的 1/16。但电流并未消失，它会在电压接近处理器核心时重新出现，而且更集中。

三代半食堂：在 PCIM Asia 的演示中，EPC 从 800 V 转换、Gen 7 器件，一直讲到靠近 GPU 的 10 MHz Gen 8 POL。从 EPC 的角度看，AI 加速器的用电需求发生了什么变化，才使最终一级稳压成为新的系统约束？当前最强的驱动因素是什么——电流密度、瞬态响应、PDN 损耗、空间与散热，还是其他因素？

EPC：

功率是推动这些变化的因素。当机柜功率上升时，50 V 母排已不再足够，因此引入 800 V 架构。从 SPS 横向供电转向 VPD，可省去 PDN 中约 100 µΩ 所带来的大部分损耗。在 2,000 A 时，剩余 10 µΩ PDN 对应 40 W 损耗，仍可管理；到 10,000 A，10 µΩ 会在主板内产生 1,000 W 损耗。把供电移到 PCB 另一侧，可以去掉这 10 µΩ PDN。正如 Google 论文所讨论，导通损耗是电流平方的函数。

这组数字解释了为什么最终一级正在从器件问题变成结构问题。10 µΩ 在 2,000 A 时尚可处理，到了 10,000 A，却会把 1 kW 热量留在主板内部。芯片与稳压器可以设置专门的冷却界面，分散在 PCB 内的导通损耗却更难被带走。

传统横向供电（LPD）把多相 VR 围绕 ASIC 排布，电流沿主板平面进入封装；垂直供电（VPD）则把功率模块放到处理器背面，让电流沿 Z 轴进入封装。改变的不只是器件位置，而是把厘米级横向路径缩短为毫米级垂直路径，同时释放芯片周边给高速 I/O 与其他器件。

图 2：横向供电与垂直供电的板级结构差异，来源：Zichao Ye 等，IEEE TCPMT，2026（CC BY 4.0）

50 V、12 V 还是约 6 V？

800 V 进入机柜后，下一步并没有唯一落点。转换到 50 V，可以继续使用既有母排与服务器供电链路；转换到 12 V 或约 6 V，则把低压大电流出现的位置进一步推向服务器板和处理器。

三代半食堂：EPC 已展示 800 V→50 V、12.5 V 和 6.25 V 路径。如果服务器设计者优化的是从 800 V 到 GPU 的完整链路，而不是某一级转换器的效率，中间电压应该如何选择？在什么条件下，48/50 V、12 V 或约 6 V 是合适的架构？Gen 8 是否会实质性地把选择推向更低的母线？

EPC：

这取决于功率。现在的功率仍然可以管理，使用现有机柜系统对供应链来说更容易。800 V 到 50 V 会使用传统母排。如果功率不是太高，系统可以承受母排以及再转换到 12 V 或 6 V 的两级转换。对于下一代更高功率的 GPU，800 V 到 12 V 或 6 V 会更高效。

12 V 更传统。6 V 可以实现效率更高、功率密度更高的 POL。随着功率继续上升，为了提高 POL 电流密度，6 V 将占据主导。目前 12 V 与 6 V 会同时存在，不同客户各有偏好。

EPC 的回答把选择条件放回整机功率与供应链，而不是给三个电压排出固定顺序。50 V 延续现有系统；12 V 保留较成熟的板级生态；约 6 V 改善最终 POL 的变比，并有机会省去 12 V→6 V 一级，但它要求转换器更靠近负载。

Gen 7 GaN 和 ISOP LLC 让这些路径具备了工程实现基础。以 EPC91123 为例，八个模块输入串联、输出并联，把 800 V→12.5 V 拆成八路 100 V→12.5 V。该 6 kW 参考设计峰值效率为 98.2%，高度约 8 mm；EPC 的 800 V→6 V 方案在 6 kW 下达到约 98% 峰值效率和 97% 满载效率。

图 3：EPC91123 800 V→12.5 V / 6 kW ISOP LLC 参考设计，来源：EPC

约 6 V 的收益同样带着明确条件。6 kW 对应约 1,000 A。Google 的 VPD 研究指出，当 6 V 母线电流接近 1,000 A，PCB 损耗会快速上升，IBC 必须紧邻 VPM。因此，约 6 V 更像近负载电压节点，而不是可以在服务器板上长距离分配的通用母线。关于 12 V 与 6 V 的架构差异，可结合图 1 理解。

Gen 8 集成改变了什么？

当最终一级进入多千安培区间，多相数量会继续增加。此时，单颗器件性能只是基础；驱动、控制、噪声、相位密度和局部互连开始共同限制实现方式。

三代半食堂：Gen 8 把 GaN 功率器件与栅极驱动、bootstrap、电平移位和逻辑集成在一起。与采用分立 Gen 7 的实现相比，这种集成在实际设计中消除了什么限制？它为开关频率、相位密度、布局以及靠近 GPU 的放置方式带来了什么新的设计空间？

EPC：

高电流密度 IVR 需要很多相。采用 Gen 7 的分立实现并不实际，而且对噪声敏感。完全整合后，控制器可以使用高速数字工艺，而控制器需要大量数字功能。离散 Gen 7 会迫使设计使用高压 BCD，而它的速度很慢。除整合之外，Gen 8 还具有好得多的 FOM，这对于 10 MHz 至关重要。

这里的系统价值不是简单减少器件数量。多相 IVR 需要把功率级、驱动与控制压缩到处理器附近；相位越多，驱动回路、时序一致性和噪声耦合越难处理。EPC 把 Gen 8 的作用定义为两部分：一是把功率与驱动功能收进更紧凑的单元；二是让控制侧进入更适合大量数字功能的高速工艺。

为什么目标是 10 MHz？

频率继续提高会带来更小的磁件和更快的瞬态，也会提高开关损耗与热密度。真正的问题不是“能否达到 10 MHz”，而是处理器附近的空间与热条件是否已经把设计推到了这个频率区间。

三代半食堂：EPC 把 10 MHz 级稳压视为提高电流密度、让 POL 更靠近 GPU 的路径。频率从当前数 MHz 走向 10 MHz，真正的工程取舍是什么？在什么条件下，更小的磁件、更快的瞬态和更短的 PDN 路径能够覆盖增加的开关与热损耗？EPC 当前认为怎样的运行范围具有现实可行性？

EPC：

向 GPU 靠近意味着空间非常紧、电容很少，而且热环境严苛。10 MHz 是让电感足够小、能够放到 GPU 下方所需的最低频率。10 MHz 也可以实现快速瞬态，并保持合理效率。困难之处是在 6 V 下以 10 MHz 开关。硅 FinFET 工作在 1.8 V 和 3.3 V，这会产生很大的输入电流，而且目前没有从 800 V 到 3.3 V 的单级方案。6 V BCD 的效率并不高。GaN 可以轻松处理 6 V 输入，并承受 30 V 尖峰，而 BCD 的电压裕量小得多。6 V 是 GaN 理想的电压节点，GaN 的 FOM 使其能够在 6 V、10 MHz 下实现高效开关。

这段回答把 10 MHz 与 6 V 绑定在同一个物理问题中。频率要高到让电感进入 GPU 背面的有限高度；输入电压又不能低到让前级电流继续放大。EPC 在 WP020 中给出的现阶段结果是：6 V→0.9 V GaN POL 在最高 3 MHz 下效率约 89%，10 MHz 被列为下一开发里程碑。Gen 8 的任务，是把这个频率区间所需的 FOM、集成度与控制能力放进同一功率级。

从参考设计进入真实服务器，还要改变什么？

800 V、约 6 V、VPD 和 Gen 8 并不会在同一时间一步到位。IBC 可以作为服务器板上的模块先行导入；真正进入封装附近的 IVR，则要求芯片、封装、主板、控制和冷却同时变化。

三代半食堂：当 GPU 电流进入多千安培区间，真实服务器中限制这套架构继续扩展的主要因素是什么——稳压器本身、板级与封装 PDN、电流引出、冷却、控制，还是可靠性？客户需要对服务器板或封装级供电做出哪些改变，才能实现 Gen 8 的价值？在这条路线更广泛部署之前，还需要完成哪些技术验证？

EPC：

所有部分都必须随时间演进。800 V 争取了很多时间。800 V 到 6 V 可以逐步从两级走向单级。在 POL，供电会从横向方式转向 VPD，再到 VPM（见 Google 论文），然后进入 IVR。一旦技术问题和性能得到解决，IBC 模块可以通过 ODM 较快被接受；IVR 则需要更深的系统级参与。GPU 周围的一切都必须改变，同时必须管理系统风险。预计瓶颈会在 2028–2029 年出现，因此概念验证和 IVR 开发现在就应该已经全面展开。

这不是一条只靠功率器件推进的路线。IBC 仍可沿用模块化导入逻辑；VPM 和 IVR 则会改变主板两侧的器件分布、冷板结构、TIM、板翘曲、焊点可靠性与封装供电。Google 的 VPM 样机也说明，高相数垂直供电的量产边界已经延伸到机械与制造工艺。

EPC 给出的时间判断同样重要：800 V 先为机柜配电释放余量；按 EPC 的判断，处理器侧的瓶颈会在 2028–2029 年更明显。因此，现在的任务不是假设所有架构立即切换，而是让 800 V→6 V、VPD/VPM 与 IVR 的概念验证和跨层协同提前开始。

芯厨寄语

从 800 V 到 Core，不是一串彼此独立的转换器。800 V 决定机柜内如何分配功率；50 V、12 V 与约 6 V 决定低压大电流从哪里开始；VPD 与 VPM 决定电流如何穿过主板与封装；Gen 8 和 10 MHz 则面向处理器附近的最后一级。

AI 服务器供电正在从“选择某个器件或拓扑”，转向协调电压层级、物理位置、PDN、冷却、控制和制造。GaN 在其中的价值，是让转换能够在更高频率和更小空间内向负载靠近；但最终能否成立，仍取决于整条供电链是否一起演进。

资料来源

• Efficient Power Conversion（EPC），《WP020: GaN-Based Power Delivery in AI Data Centers》，2026 年 8 月。
• EPC 技术团队，《From 800 V to Core》英文书面技术问答，2026 年 9 月；文中 EPC 回答据原文翻译整理。
• Jason Zhang，EPC，《EPC 新产品和高密度 DC-DC 转换器》，PCIM Asia 2026，2026 年 8 月 27 日。
• Zichao Ye 等，《Towards 10kAmp AI Chip: A System Perspective from Lateral to Vertical Power Delivery》，IEEE Transactions on Components, Packaging and Manufacturing Technology，DOI: 10.1109/TCPMT.2026.3716571（CC BY 4.0）。
• Maurizio Di Paolo Emilio，《EPC’s GaN Roadmap Comes Into Focus Ahead of PCIM Asia》，2026 年 8 月。
• EPC91123 产品页与评估板资料，Efficient Power Conversion（EPC）。

Maurizio Di Paolo Emilio, Director of Global Marketing Communications at EPC