PCB 佈局考量：超低 Rds(on) 15 V – 40 V GaN 功率晶體管 Posted 2025年10月1日 隨著新一代GaN晶體管在40V至15V範圍內運行，RDS(on)規格已達到幾百微歐姆的驚人水平，顯著優於同等大小的功率MOSFET。為了充分利用這些超低阻抗FET的優勢，精心的PCB佈局至關重要，以防止任何可能削弱其性能的額外阻抗。本文將探討GaN FET的各種佈局策略，分析不同PCB配置對每種設計增加的阻抗如何影響。 Bodo的電源系統 2025年10月 閱讀文章 相關的熱門文章 PCB Power Loop Layout for Chip-scale Package GaN FETs Optimizes Electrical and Thermal Performance 用於以電池供電的馬達控制應用且基於氮化鎵元件的 1.5kW 逆變器 Practical Layout Techniques to Fully Extract the Benefits of eGaN FETs 如何使用氮化鎵器件： 驅動氮化鎵場效應電晶體及版圖方面的考慮 氮化鎵器件與矽功率器件比拼第十三章第二部分：最優化的印刷電路板版圖