這篇文章最初由 John Glaser 博士和 David Reusch 博士於 2016 年 6 月 13 日在 Power Systems Design 網站上發表。

比較同步整流器中 eGaN FET 和矽 MOSFET 的死區損耗

已經有幾個比較 eGaN FET 和矽 MOSFET 在各種應用中的研究，包括硬切換、軟切換和高頻電源轉換。這些研究表明，eGaN FET 在效率和功率密度方面相較於矽 MOSFET 有很大的優勢。本文將重點放在 eGaN FET 在同步整流器 (SR) 應用中的使用及死區管理的重要性。我們顯示，eGaN FET 可以顯著減少同步整流器中的死區損耗，超越低 R_DS(on) 和電荷的優勢。

早期的高頻開關模式電源轉換器最常使用全控制開關 (S₁) 和二極體整流器 (S₂)，以半橋配置[1]。圖 1a 顯示了一個具有這種配置的降壓轉換器示例。隨著功率 MOSFET 變得更加實惠且高效益變得更為重要，設計者開始用 MOSFET 來替換二極體，並以 S₁ 控制信號的補充驅動，如圖 1b 所示。這種用 MOSFET 替代二極體的方法被稱為同步整流 (SR)。在需要低輸出電壓和高電流的情況下，使用同步整流特別重要，因為二極體的結電壓可能佔輸出電壓的很大一部分[3]。隨著高效率的需求擴展到更多應用，SR 的使用大幅增加。

eGaN FET 特別適合 SR 操作。與矽 FET 相比，在幾乎所有性能指標上都有顯著提升，這導致轉換器效率和功率密度大幅提高[4]。然而，有一個領域是矽 MOSFET 似乎優於 eGaN FET，即 eGaN FET 的較高體二極體壓降可能導致 SR 死區損耗增加[5]。儘管可以通過仔細的死區管理、使用外部肖特基二極體或兩者來減輕這一點，但這可能會使設計變得複雜。有建議指出這部分可通過矽 MOSFET 體二極體的反向恢復效應來平衡，但對於矽 MOSFET 的這一方面，數據非常少，需要更好的理解。

對矽和 GaN FET 進行了實驗比較，使用一組硬切換、300 kHz、48-12 V 降壓轉換器，除了 FET 類型外所有方面都相同。圖 1 顯示了門極驅動的最小死區時間和額外 30 ns 死區時間（每個邊緣 15 ns）的結果。在 30 A 輸出時，額外的死區時間導致 eGaN FET 效率下降 0.22%，而矽 MOSFET 效率下降 0.50% 和 0.56%，超過兩倍的差異。eGaN FET 的優勢主要來自於其缺乏反向恢復。本文餘下部分將詳細解釋這一效應。

死區對同步整流器操作的影響

在實際的硬切換降壓轉換器中，控制 FET S₁ 和 SR FET S₂ 的切換時間都不是零。對於非常高的輸出電流，需要大的 MOSFET 來降低 S₂ 的導通損耗，這會因設備電容增加而減慢切換速度。如果對控制 FET S₁ 和 SR S₂ 使用純互補控制信號，則慢速 MOSFET 的切換過渡會重疊，導致兩個開關同時導通並由於短路穿透電流而產生高損耗。

這種損耗可通過控制 FET S₁ 在 SR 關閉後的延遲開啟 t_d,on 以及 SR FET 在控制 FET 關閉後的延遲開啟 t_d,off 來防止。在死區期間，SR 的體二極體會自然地換向電感電流 I_L。因此，S₂ 的切換波形類似於使用二極體整流器的情況，如圖 3 所示，還顯示了反向恢復的負整流電流及相關的電荷 Q_RR，這將在本文後續部分討論。

死區會導致額外的損耗，如果希望高效率，必須仔細管理。非零死區會以兩種方式造成損耗：體二極體壓降和反向恢復。eGaN FET 與矽 MOSFET 相比具有較高的體二極體壓降，但沒有反向恢復[6]。我們顯示，對於 80 V FET，矽 MOSFET 體二極體的反向恢復損耗可以佔主導地位。在本文不涉及的較低電壓下，體二極體壓降通常是損耗的主要來源，可以通過在 SR 上並聯低壓肖特基二極體或通過死區管理來減少 eGaN FET 的死區損耗[5]。

由於反向壓降引起的死區損耗

在死區期間，體二極體導通電感電流 I_L。假設 I_L 大致恆定且開關週期為 T_S，由於體二極體壓降 V_S2,diode 引起的死區損耗為：

在矽 MOSFET 中，這個體二極體由漏極外延層和源井之間形成的 PN 結構成。這個二極體的正向壓降 V_S2,diode 是標準矽結二極體的正向壓降，即 0.6 - 0.8 V。

eGaN FET 中的有效體二極體是在柵極和源極連接時產生的。負 V_DS 會導致柵極電壓上升到高於漏極。當達到閾值電壓 V_T 時，通道開始反向導通電流，從而模擬二極體行為。電壓降因此比在名義電流下的閾值電壓稍高，所以 V_S2,diode ≈ 2.5 V。

對於 eGaN FET，較高的 V_S2,diode 意味著死區導通損耗顯著大於矽 MOSFET 的損耗。這可以通過外部肖特基二極體或死區管理來減少[5]。eGaN FET 的高速使得可以使用比矽 MOSFET 小得多的死區時間，但許多過時的 PWM 控制器不允許用戶使用這一功能。

然而，我們在接下來的部分中顯示，反向恢復可以導致比矽 MOSFET 中的體二極體導通損耗更高的損耗。這些損耗遠遠超過 eGaN FET 的體二極體導通損耗。

反向恢復回顧

儘管反向恢復是一個主要的損耗機制，但由於缺乏良好的數據和挑戰性的分析，它經常被忽略[7]。然而，它是開關損耗的主要來源，常常主導所有其他開關損耗機制。在使用矽 MOSFET 時，如果希望高性能，必須關注反向恢復損耗。

反向恢復是 PN 結二極體的現象。當二極體在正向導通電流 i_d = I_L 時，少數載流子會被注入結的耗盡區。這些載流子數量對應於 I_L 的大小。由於各種原因，其數量滯後於 i_d 的變化，時間常數取決於遷移時間和載流子複合時間[8]，[9]。eGaN FET 體二極體是少數載流子設備，沒有 PN 結，因此不會出現反向恢復。

圖 4 顯示了典型的控制開關 S₁ 開啟波形，開始時 S₂ 的體二極體在 t_d,on 期間導通 I_L，結束時 S₁ 導通 I_L 並且 S₂ 的二極體完全關閉。當 S₁ 開啟時，電流 i_S2 開始減少，因為 S₁ 承載 I_L 的部分越來越多。當控制 FET 電流達到 I_L 時，i_S2 = 0，理想的二極體在這一點上停止導通。

由於少數載流子的數量滯後於 id 的變化，耗盡區中仍有足夠的載流子以導通電流。換句話說，二極體保持導通並產生穿透電流，這即為反向恢復電流。這個電流增加到 I_RRM 的最大值，這時少數載流子的數量減少到無法支持電流的程度。然後電流隨著時間常數 t_RR 下降，直到 i_S2 = 0 且 i_S1 = I_L，二極體關閉。總恢復時間定義為 t_RR。

圖 4 還定義了與反向恢復相關的典型參數：I_RRM，m_RR，Q_RR，t_RR 和 t_RR。I_RRM 是恢復電流的峰值，等於負整流電流的峰值。開啟期間的電流變化速率是 m_RR，t_RR 是恢復時間常數，Q_RR 和 t_RR 分別是恢復電荷和時間。在反向恢復期間，電荷 Q_RR 必須由總線電壓提供，因此由 Q_RR 引起的開關損耗為：

矽 MOSFET 數據表通常在不現實的條件下提供 Q_RR 和 _tRR 的數據，即 m_RR = 100 A/µs 和結溫 T_j = 25°C。實際上，Q_RR 很大程度上取決於 I_L、m_RR、Tj 以及二極體在關閉前導通的時間。這些依賴性在 [8]，[9] 中討論，但這裡的主要興趣是對正向導通時間 t_d,on 的依賴性。

對於非常短的死區，Q_RR 接近於零。隨著 t_d,on 的增加，結中的少數載流子電荷增加到一個最大值，這是一個 I_L 的函數，Q_RR 和 t_RR 隨之增加。這減少了 t_RR 和 I_RRM，從而減少 SR 中的 Q_RR 損耗。一旦 t_d,on 足夠長，耗盡區電荷達到最大，進一步增加死區不會導致額外的 Q_RR 損耗。t_d,off 的變化不應影響反向恢復損耗，因為在這部分週期內控制 FET 保持關閉，並且不存在穿透條件。

不幸的是，反向恢復參數的測量是困難的，容易出錯的，並且高度依賴於測試設置，這通常與實際操作不符[7]。這一事實，加上缺乏可用的分析和建模工具，導致反向恢復損耗計算不足或不存在。然而，還有另一種方法來解決這個問題。

如果繪製轉換器損耗與死區的關係圖，我們應該會看到矽 MOSFET SR 中的兩種效應。由於體二極體壓降引起的死區損耗應該隨總死區（t_d,on + t_d,off）線性增加。由於反向恢復引起的死區損耗應該在 t_d,on ~0 時非常小，隨著 t_d,on 的增加，這些損耗應該先迅速增加，然後以與死區成正比的較慢速率增加。最後，t_d,off 不影響反向恢復。eGaN FET 只應該顯示出對總死區的線性依賴，雖然斜率應該比矽 MOSFET SR 高，因為 V_S2，二極體更高。

測量結果

圖 5 顯示了三個為 48-12 V 300 kHz 操作設計的降壓轉換器功率階段，具有 80 V FET 和 L = 4.7 μH。它們的佈局相同，專門設計用於比較不同的功率晶體管[10]。中心轉換器使用 EPC2021 eGaN FET，其他轉換器使用最先進的矽 MOSFET。t_d,on 和 t_d,off 的值被改變，並測量損耗。

由於本文關注死區效應，最小死區情況被用作基線並從所有損耗測量中扣除。這樣可以量化由於死區效應引起的損耗。圖 6 顯示了這些結果。隨著 t_d,on 的增加，我們看到以下情況：對於矽 MOSFET，Q_RR 引起的損耗有一個大的初始增加，然後由於 V_S2,diode 而接近一個常數斜率的漸近線，正如預期的那樣。對於 eGaN FET，我們看到損耗在整個 t_d,on 範圍內遵循一條常數斜率線，這也是預期的結果。

eGaN FET 損耗曲線的斜率較高，因為反向二極體導通的電壓降較大。雖然斜率較高，但矽 MOSFET 的初始高損耗意味著即使 t_d,on 很大，矽 MOSFET 的反向恢復損耗也遠遠超過 eGaN FET 的反向電壓降損耗。隨著 t_d,off 的增加，我們看到死區損耗線性增加，eGaN FET 的斜率較高，正如預期的那樣。eGaN FET 在開啟時的巨大優勢遠遠超過矽 MOSFET 在關閉死區時間上的小優勢。

擴展潛力

實驗結果清楚地表明，基於矽的功率 MOSFET 由於反向恢復而導致的巨大效率損失。此外，過去關於 eGaN FET 死區控制的討論集中在通過死區管理或肖特基二極體來管理體二極體導通損耗，但顯然死區管理對於矽 MOSFET 來說可能更加重要。

這對矽 MOSFET 來說是具有挑戰性的，因為非常大的開關性能指標導致切換過渡緩慢。因此，對於矽 MOSFET，必須仔細優化死區時間，以平衡 Q_RR 損耗和由於切換過渡重疊而引起的穿透損耗。這個問題因反向恢復參數高度依賴於溫度和負載電流而加劇。由於切換過渡重疊可能加速設備故障，因此大多數為矽 MOSFET 設計的 PWM 控制器選擇長時間的非最佳死區時間，這會加劇反向恢復損耗。

eGaN FET 的極快過渡速度和免受反向恢復的影響，使得可以使用非常短的死區時間，提高效率，同時保持高可靠性。隨著 GaN 生態系統的持續增長，預計將會有新的控制器問世，進一步釋放 GaN 的潛力。

參考文獻

[1] R. W. Erickson and D. Maksimovic, Fundamentals of Power Electronics, Second. Springer, 2001, p. 912。

[2] R. Blanchard and R. Severns, “MOSFETs move in on low voltage rectification,” in Official Proceedings of the Ninth International PCI, 1984, vol. 84, pp. 29–31。

[3] D. Reusch and J. Glaser, DC-DC Converter Handbook - A Supplement to GaN Transistors for Efficient Power Conversion, 1st ed. Power Conversion Publications, 2015, ISBN 978-0-9966492-0-9。

[4] J. Glaser, J. Strydom, and D. Reusch, “High Power Fully Regulated Eighth-brick DC-DC Converter with GaN FETs,” in PCIM Europe 2015; International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management; Proceedings of, 2015, pp. 406–413。

[5] J. Strydom and D. Reusch, “eGaN® FET-Silicon Power Shoot Out Volume 12: Optimizing Dead Time,” Power Electronics - Penton Electronics Group, Jan. 2013。

[6] A. Lidow, J. Strydom, M. de Rooij, and D. Reusch, GaN Transistors for Efficient Power Conversion, 2nd ed. Wiley, 2014, ISBN 978-1-118-84476-2。

[7] C. Mößlacher and O. Guillemant, “Improving Efficiency of Synchronous Rectification by Analysis of the MOSFET Power Loss Mechanism,” Infineon Technologies, Mar. 2012。

[8] X. Kang, A. Caiafa, E. Santi, J. L. Hudgins, and P. R. Palmer, “Parameter extraction for a power diode circuit simulator model including temperature dependent effects,” IEEE Applied Power Electronics Conference and Exposition (APEC), March 2002, Vol. 1, pp. 452–458。

[9] P. O. Lauritzen and C. L. Ma, “A simple diode model with reverse recovery,” Power Electronics, IEEE Transactions on, vol. 6, no. 2, pp. 188–191, Apr. 1991。

[10] D. Reusch, J. Strydom, and A. Lidow, “Thermal Evaluation of Chip–Scale Packaged Gallium Nitride Transistors,” IEEE Applied Power Electronics Conference and Exposition (APEC), March 2016, pp. 587–594。

John Glaser , Ph.D., Director of Applications