如何設計具有最佳佈局的eGaN FET功率級

技術分享雜談GaN技術 – Rick Pierson 十月 24, 2018

動機

eGaN^® FET 的切換速度比矽 MOSFET 快得多，因此需要更仔細地考慮 PCB 佈局設計，以盡量減少寄生電感。寄生電感會導致更高的過衝電壓和較慢的切換過渡。本應用說明回顧了設計最佳功率級佈局的關鍵步驟，以避免這些不良影響並最大化轉換器性能。

寄生電感對切換行為的影響

如圖 1 所示，三種寄生電感可能會限制切換性能：1) 功率迴路電感 (L_loop)，2) 閘極迴路電感 (L_g)，以及 3) 公共源電感 (L_s)。eGaN FET 的晶片級封裝消除了晶體管本身的任何顯著電感，使印刷電路板 (PCB) 成為主要的貢獻者。每個寄生電感都是由動態電流路徑及其返回迴路所包圍的總面積造成的。(參見 WP009: 寄生效應對性能的影響)。

圖 1: 基於 eGaN FET 的功率級的等效電路，突出顯示了寄生電感和動態電流迴路

基於 eGaN FET 的功率級的最佳佈局

通過利用內層 PCB 層來形成優化的返回路徑，可以實現最小的功率迴路和閘極迴路電感。去耦電容器靠近高側晶體管的汲極放置。使用 PCB 導孔通過第一內層將電容器的接地端子連接到低側源端，其中介電層厚度有意保持薄，以保持低電感。圖 2 顯示了這種最佳佈局技術的示例。

圖 2: 基於 eGaN FET 的功率級的最佳佈局，突出顯示了動態電流迴路路徑

閘極驅動器必須非常靠近每個晶體管或其驅動的晶體管的閘極和源端子，旁路/自舉電容器和閘極電阻器應該放置在閘極電流方向與功率迴路正交的位置。關鍵是要在源端子處將閘極返回電流路徑與功率迴路分開，以最大限度地減少公共源電感。(參見 WP010: 優化 PCB 佈局和 WP008: eGaN FET 驅動器和佈局考量)。

最佳佈局如何提升轉換器性能

使用 eGaN FET 的轉換器系統本質上優於可比的矽基設計，而最佳佈局技術進一步增強了這些優勢。圖 3 演示了在 48 V 到 12 V 的降壓轉換器中，eGaN 的優勢運行在 500 kHz，比較了EPC2045 100 V eGaN FET 與 S3O8 封裝的 100 V 矽 MOSFET。兩個轉換器都採用了最佳佈局技術，但微小的晶片級 EPC2045 使得迴路電感比較大的矽 MOSFET 更低。圖 3(a) 顯示，由於較低的迴路電感與 GaN 的快速切換能力相結合，eGaN 版本在保持與矽版本相同的峰值過衝電壓的同時實現了 5 倍的電壓上升速率。更快的切換邊緣對系統性能產生了巨大影響，如圖 3(b) 中所示，峰值效率提高了超過 2%。

在最佳佈局中使用 EPC2045 eGaN FET 的 48-to-12 V 降壓轉換器比較

圖 3: 在最佳佈局中使用 EPC2045 eGaN FET 的 48-to-12 V 降壓轉換器與 100 V 矽 MOSFET 示例比較 (a) 切換節點波形，(b) 系統效率。

單片 eGaN 半橋 IC

使用 eGaN 半橋 IC 的單片集成進一步改善了迴路電感。例如，集成一個 12-to-1 V POL 轉換器與離散解決方案相比，可將功率迴路電感減少 40%。圖 4 顯示了使用EPC9204 POL 功率模塊，使用EPC2111 單片半橋 eGaN IC，突出了通過集成實現的超密集功率迴路和閘極迴路。更多信息可參見AN018: GaN 集成以提高 DC-DC 效率和功率密度。