GaN First Time Right™ 設計プロセス
4. 回路図とレイアウト

推奨レイアウト

GaNトランジスタは一般に、パワーMOSFETのように動作しますが、スイッチング速度と電力密度がはるかに高いため、レイアウトを考慮することが非常に重要であり、レイアウトの寄生インダクタンスを最小限に抑えるように注意しなければなりません。

「eGaN FETを搭載したプリント回路基板レイアウトの最適化（WP010）」の推奨設計では、最初の内部層をパワー・ループの戻り経路として利用しています。この戻り経路は、表面層のパワー・ループの直下に配置され、最小の物理ループ・サイズを実現しています。この案の別の適用例は、バス・コンデンサをハイサイド・デバイスの隣か、ローサイド・デバイスの隣、またはローサイド・デバイスとハイサイド・デバイスの間に配置することで実装できますが、いずれの場合も、ループは、デバイスのすぐ下の内部層で閉じています。同様の案がゲート・ループにも使われ、戻りゲート・ループは、オンおよびオフのゲート抵抗の直下に配置されます。

さらに、パワー・ループとゲート・ループの間の共通ソース・インダクタンスを最小化するために、パワー・ループとゲート・ループは互いに垂直に配置され、ゲート・パッドに最も近いソース・パッドの隣にあるビアが、ゲート・ドライバの戻り経路に対するケルビン接続として使われます。

その他の資料

• eGaN FETベースのパワー段を最適なレイアウトで設計する方法（How2AppNote007）
• eGaN FETを統合するためのベスト・プラクティス
• 寄生成分の特性への影響（WP009）

並列化推奨事項

大電力用途では、複数のトランジスタを並列に配置し、単一のデバイスとして動作させる必要がある場合があります。GaNデバイスは、以下の理由で非常に良好に並列化できます：

• オン抵抗R_DS(ON)は温度係数が正なので、オン状態では、各デバイスの温度に基づいて電流が自身で平衡になります。
• GaN FETのゲート電荷Q_Gは、同等のSi MOSFETよりもはるかに小さいため、ゲート・ドライバの要件と損失が最小化できます。
• GaN FETのしきい電圧V_THは、Si MOSFETの強い負の温度係数と比べて、温度に対して非常に安定しています。これによって、スイッチング・イベント中にも良好な電流分割が可能になります。

ただし、動的な条件で良好な電流分割を確保するためには、レイアウトに注意することが重要です。

• 各GaN FETに個別のゲート抵抗を使って、1個のGaN FETの近くに配置する必要があります。
• レイアウト内のすべての寄生インダクタンスは、パワー・ループとゲート・ループの両方で、並列接続された各デバイスで可能な限り同じに保つ必要があります。
• 高性能用途の場合、単一デバイスの代わりにハーフブリッジを並列化するレイアウト手法を推奨します：高速GaNトランジスタの並列化（AN020）。

4個のデバイスを並列に接続した並列レイアウトの例は、EPC90135：100 V、45 Aの並列評価基板です。

フットプリントに関する推奨事項

多くのEPCの部品は、最小400 μmのファイン・ピッチを使うウエハー・レベルのチップスケール・パッケージ（WLCSP）で提供されます。これは、適切なプリント回路基板のフットプリント設計が、一貫した信頼性の高いGaNデバイスのアセンブリに不可欠であることを意味します。詳細な推奨事項は、ここにあります（How2AppNote008：EPCのeGaN FETとIC向けプリント回路基板のフットプリント設計）。および、推奨されるランド・パターン（はんだマスクの開口部）とステンシル設計は、各データシートに記載されています。EPCは、すべてのEPCのフットプリントを含むAltiumライブラリー・ファイルも提供します：EPCのデバイス・モデル。ビデオ「Footprint Design – PCB CAD System Independent」は、独自のフットプリントを作成する方法について、CADに依存しない詳細な説明を通じてユーザーの参考になります。

EPCは、次の2つの理由から、非はんだマスク定義（NSMD：Non-Solder Mask Defined ) パッドよりも、はんだマスク定義（SMD：Solder Mask Defined) パッドの使用を推奨しています。

• はんだマスク定義（SMD）のフットプリントによって、インダクタンスが小さくなり、リフロー中の位置合わせが改善されます。
• 非はんだマスク定義（NSMD）のフットプリントでは、リフロー中にチップのずれが発生する可能性が高くなります。これによって、有効な銅接触面積が減少し、デバイスのはんだ接合と電流容量が低下する可能性があります。

EPCが推奨するシルクスクリーンの設計には、以下を含めてください：

• 部品形状の輪郭を描く4隅のレジストレーション・マーク。
• オープンな細い破線で描かれた線：部品を囲む実線の長方形。これによって、リフロー工程中にフラックスがチップから流出することを防ぎ、フラックス・ダムを形成して部品の下にフラックスを閉じ込めることができます。
• 一意のピン1識別子。

回路図とレイアウトが完了した後で 、EPCのチームに、あなたの設計を点検して欲しい場合は、[email protected]にリクエストを送信してください。