40 V～15 Vの範囲で動作する次世代GaNトランジスタの登場によって、オン抵抗RDS(on)の仕様は、数100マイクロオームという驚異的なレベルに達し、同等のサイズのパワーMOSFETを大幅に上回る性能を実現しています。これらの超低抵抗FETの利点を最大限に活用するためには、性能を損なう可能性のある余分な抵抗を防ぐために、慎重なプリント回路基板のレイアウトが不可欠です。この記事では、GaN FETのさまざまなレイアウト戦略を検証し、異なるプリント回路基板の構成が各設計に対して追加される抵抗にどのような影響を与えるかを分析します。
独Bodo’s Power Systems
2025年10月5
記事を読む