EPC技術記事

チップスケール・パッケージ封止GaN FETのプリント回路基板のパワー・ループのレイアウトが電気的性能や熱的性能を最適化

2022年10月8日

チップスケール・パッケージ封止GaN FETのプリント回路基板のパワー・ループのレイアウトが電気的性能や熱的性能を最適化

この記事では、さまざまなパワー・ループのレイアウトを分析し、熱管理と電気的寄生要素を同時に考察します。

この結果は、レイアウトの改善によって、電気的性能の利点を維持しながら、動作温度の上昇を大幅に削減できることを示しています。

米オンライン・ニュースEE Power
2022年10月
記事を読む