2025年10月1日
隨著新一代GaN晶體管在40V至15V範圍內運行，RDS(on)規格已達到幾百微歐姆的驚人水平，顯著優於同等大小的功率MOSFET。為了充分利用這些超低阻抗FET的優勢，精心的PCB佈局至關重要，以防止任何可能削弱其性能的額外阻抗。本文將探討GaN FET的各種佈局策略，分析不同PCB配置對每種設計增加的阻抗如何影響。
Bodo的電源系統 2025年10月 閱讀文章